特許
J-GLOBAL ID:200903028345060674

半導体回路

発明者:
出願人/特許権者:
代理人 (1件): 前田 弘 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-239711
公開番号(公開出願番号):特開平10-145215
出願日: 1997年09月04日
公開日(公表日): 1998年05月29日
要約:
【要約】【課題】 半導体回路において、トランジスタの閾値電圧の変動に起因して前記トランジスタのオフリーク電流が増大することを制限する。【解決手段】 回路ブロック20において、スタンバイ状態のときOFFするPMOSトランジスタQP2,QP4は、そのソ-スが第3の電源線Vcciに接続される。また、回路ブロック20において、スタンバイ状態のときOFFするNMOSトランジスタQN1,QN3,QN5は、そのソ-スが第4の電源線Vssiに接続される。前記第3及び第4の電源線Vcci,Vssiの各電圧は、電源制御回路10により、前記トランジスタの閾値電圧の変動に応じて変化するように制御される。従って、前記トランジスタのゲ-ト-ソ-ス間電圧Vgsと前記トランジスタの閾値電圧Vtとの差電圧Vgs-Vtを一定値に保持でき、その結果、回路ブロック20のスタンバイ状態における前記トランジスタのオフリ-ク電流は小さく且つ一定値に制限される。
請求項(抜粋):
アクティブ状態とスタンバイ状態とに切換わる半導体回路であって、前記スタンバイ状態のときカットオフするトランジスタと、前記トランジスタに接続される電源線と、前記電源線の電圧を、前記トランジスタの閾値電圧の変動に応じて変化させるように制御する電源制御回路とを備えたことを特徴とする半導体回路。
IPC (6件):
H03K 19/00 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 29/78
FI (5件):
H03K 19/00 A ,  H01L 27/04 F ,  H01L 27/04 B ,  H01L 27/08 321 L ,  H01L 29/78 301 T

前のページに戻る