特許
J-GLOBAL ID:200903028350454389
保護回路
発明者:
,
,
,
出願人/特許権者:
代理人 (2件):
井上 学
, 戸田 裕二
公報種別:公開公報
出願番号(国際出願番号):特願2008-114771
公開番号(公開出願番号):特開2009-267072
出願日: 2008年04月25日
公開日(公表日): 2009年11月12日
要約:
【課題】 プロセスの微細化や低電圧化に伴うデバイス破壊耐性の低下に対して、外来サージ等により電源間に高電圧が印加されることに起因した静電破壊やラッチアップから半導体集積回路装置を保護する保護回路を提供する必要がある。【解決手段】 電源VDDにソース端子が接続され電源GNDを基準として制御回路2が生成した制御信号VG1にゲート端子が接続されたP型MOSトランジスタMP1のドレイン端子は、電源GNDに一端が接続された抵抗R1のもう一端と電源VDDと電源GNDにそれぞれドレイン端子とソース端子が接続されたN型MOSトランジスタMN1のゲート端子に内部信号VG2として接続された構成にて、電源間に任意電圧以上の電圧が印加された場合に電源間を短絡する。【選択図】 図1
請求項(抜粋):
第1の状態にて第1の電位が供給される第1の電源端子と、
前記第1の状態にて前記第1の電位より低い電位である第2の電位が供給される第2の電源端子と、
ゲート端子に所定の基準電位が印加された状態でソース-ドレイン端子間に流れる電流の大きさを検知する電流レベルセンスを行うP型MOSトランジスタと、前記P型MOSトランジスタのドレイン端子と前記第2の電源端子との間に接続された第1の抵抗とを含み、前記P型MOSトランジスタのソース端子に接続された前記第1の電源端子に前記第1の電位より高い第3の電位が供給される第2の状態へ前記第1の状態から遷移した場合に前記第1の電位から前記第3の電位への電位上昇に相当する前記P型MOSトランジスタのソース-ドレイン端子間の電流上昇を前記第1の抵抗によって電圧信号に変換して電源電圧上昇レベル信号として出力する第1の電流シャントを行う第1の電流シャント部と、
前記第1の電源端子にドレイン端子が電気的に接続され、かつ、前記第2の電源端子にソース端子が電気的に接続され、かつ、前記P型MOSトランジスタのドレイン端子にゲート端子が接続されたN型MOSトランジスタを含み、前記N型MOSトランジスタの前記ゲート端子に印加される前記電源電圧上昇レベル信号に応じて前記第1の電源端子から電流を引き抜く第2の電流シャントを行う第2の電流シャント部と
を備えて成ることを特徴とする保護回路。
IPC (3件):
H01L 21/822
, H01L 27/04
, H01L 27/06
FI (5件):
H01L27/04 H
, H01L27/06 311A
, H01L27/06 311B
, H01L27/06 311C
, H01L27/06 101P
Fターム (24件):
5F038BB05
, 5F038BH02
, 5F038BH04
, 5F038BH06
, 5F038BH07
, 5F038BH13
, 5F038BH15
, 5F038BH18
, 5F038CD02
, 5F038EZ20
, 5F048AC03
, 5F048CC01
, 5F048CC06
, 5F048CC09
, 5F048CC10
, 5F048CC15
, 5F048CC19
, 5F082AA33
, 5F082BC04
, 5F082BC09
, 5F082BC11
, 5F082BC18
, 5F082FA16
, 5F082GA04
引用特許:
前のページに戻る