特許

J-GLOBAL ID：200903028383035071

2相パルス発生回路

発明者： 有沢 靖夫
出願人/特許権者： オリンパス光学工業株式会社
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-094230
公開番号（公開出願番号）：特開平6-310999
出願日： 1993年04月21日
公開日（公表日）： 1994年11月04日
要約：

【要約】【目的】入力クロック信号の周波数が出力信号と同一であり、かつ、出力信号のパルス幅を回路的に調整できる2相パルス発生回路を提供する。【構成】1本のクロック入力信号から、2本のHレベル又はLレベルが相互にオーバーラップしない出力信号を得るものであり、入力端子1より入力される入力クロック信号を一定時間遅延させる遅延回路3と、入力端子1より入力される入力クロック信号と、遅延回路3からの遅延クロック信号の立ち上がり、立ち下がりエッジに同期した遅延回路3による遅延時間分のパルスを出力する同期パルス発生回路4と、この同期パルス発生回路4からの出力パルスと、入力クロック信号又は遅延クロック信号に基づいて、入力クロック信号又は、遅延クロック信号の立ち上がり及び、立ち下がりエッジに同期したパルスを選択出力する選択回路5とを具備する。

請求項（抜粋）：

1本のクロック入力信号から、2本のHレベル又はLレベルが相互にオーバーラップしない出力信号を得る2相パルス発生回路において、入力端子より入力される入力クロック信号を一定時間遅延させる遅延手段と、入力端子より入力される入力クロック信号と、前記遅延手段からの遅延クロック信号の立ち上がり、立ち下がりエッジに同期した前記遅延手段による遅延時間分のパルスを出力する同期パルス発生手段と、この同期パルス発生手段からの出力パルスと、入力クロック信号又は遅延クロック信号に基づいて、入力クロック信号又は、遅延クロック信号の立ち上がり及び、立ち下がりエッジに同期したパルスを選択出力する選択手段と、を具備したことを特徴とする2相パルス発生回路。