特許

J-GLOBAL ID：200903028385960961

多値半導体メモリの誤り検出・訂正方法および誤り検出・訂正機能を有する多値半導体メモリ

発明者： 古川 秀之
出願人/特許権者： 富士通株式会社
代理人 (1件)： 古谷 史旺
公報種別：公開公報
出願番号（国際出願番号）：特願2002-045116
公開番号（公開出願番号）：特開2003-036693
出願日： 2002年02月21日
公開日（公表日）： 2003年02月07日
要約：

【要約】【課題】 多値半導体メモリの誤り検出・訂正を、簡易な手法で確実に実行する。【解決手段】 2ビットのデータを保持する多値のメモリセルの各ビットを示すアドレスにそれぞれ対応する誤り検出用の2進ビットアドレスが、1つのメモリセルに対応する2つの2進ビットアドレスの各桁が互いに排他的になるように割り当てられる。2進ビットアドレスの各桁について、その桁が"0"である全ての2進ビットアドレスに対応するデータのパリティ符号と、その桁が"1"である全ての2進ビットアドレスに対応するデータのパリティ符号とからなる第1パリティ符号が、書き込みデータと読み出しデータとについてそれぞれ生成される。読み出しデータの第1パリティ符号が、書き込みデータの第1パリティ符号と全て異なるときに、記憶している2ビットのデータがともに誤りであるメモリセルが一つ存在することが検出される。

請求項（抜粋）：

1つのメモリセルに2ビットのデータを保持する多値半導体メモリの誤り検出・訂正方法であって、前記メモリセルの各ビットを示すアドレスにそれぞれ対応する誤り検出用の2進ビットアドレスを、1つの前記メモリセルに対応する2つの該2進ビットアドレスの各桁が、互いに排他的になるように割り当て、前記2進ビットアドレスの各桁について、その桁が"0"である全ての該2進ビットアドレスに対応する書き込みデータのパリティ符号と、その桁が"1"である全ての該2進ビットアドレスに対応する前記書き込みデータのパリティ符号とからなる第1パリティ符号を生成し、前記メモリセルからのデータの読み出し時に、前記書き込みデータの前記第1パリティ符号を生成したときと同じ組み合わせの前記2進ビットアドレスに対応する読み出しデータの第1パリティ符号を生成し、前記読み出し時に生成した前記第1パリティ符号が、書き込み時に生成した前記第1パリティ符号と全て異なるときに、記憶している2ビットのデータがともに誤りである前記メモリセルが一つ存在することを検出することを特徴とする多値半導体メモリの誤り検出・訂正方法。

IPC (9件)：

G11C 29/00 631 ,  G06F 11/10 320 ,  G06F 11/10 ,  G06F 11/10 330 ,  G06F 12/16 320 ,  G11C 16/02 ,  G11C 16/06 ,  H03M 13/11 ,  H03M 13/29

FI (10件)：

G11C 29/00 631 Q ,  G06F 11/10 320 A ,  G06F 11/10 320 F ,  G06F 11/10 330 G ,  G06F 11/10 330 K ,  G06F 12/16 320 G ,  H03M 13/11 ,  H03M 13/29 ,  G11C 17/00 641 ,  G11C 17/00 639 C

Fターム (28件)：

5B001AA00 ,  5B001AA02 ,  5B001AB01 ,  5B001AB02 ,  5B001AD03 ,  5B001AE03 ,  5B018GA02 ,  5B018HA14 ,  5B018HA35 ,  5B018NA06 ,  5B018RA02 ,  5B025AD01 ,  5B025AD04 ,  5B025AD05 ,  5B025AD13 ,  5B025AE08 ,  5J065AA01 ,  5J065AB01 ,  5J065AC03 ,  5J065AD02 ,  5J065AD03 ,  5J065AE03 ,  5J065AF03 ,  5J065AH04 ,  5J065AH06 ,  5J065AH17 ,  5L106AA10 ,  5L106BB13