特許

J-GLOBAL ID：200903028396990196

半導体装置

発明者： 小塩 賢治
出願人/特許権者： ソニー株式会社
代理人 (1件)： 土屋 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平8-211856
公開番号（公開出願番号）：特開平10-041409
出願日： 1996年07月23日
公開日（公表日）： 1998年02月13日
要約：

【要約】【課題】 配線の形成工程でパターン崩れや塵埃等の影響を受けにくくすると共に配線の形成工程で付着した塵埃を除去し易くして、歩留りを高める。【解決手段】 DRAMの容量素子の電極等と同一層の多結晶Si膜でSRAMのフリップフロップの交差結合用の配線が形成されているので、Al膜34で交差結合用の配線が形成されている構造に比べて、Al膜34から成る配線の密度が低い。しかも、多結晶Si膜はAl膜よりもパターニング後に変形しにくいので、効果的な洗浄を交差結合用の配線の形成後に行うことができて、形成工程で付着した塵埃を除去し易い。

請求項（抜粋）：

フリップフロップを用いて構成されている第1のメモリセルと容量素子を用いて構成されている第2のメモリセルとを含む半導体装置において、半導体基板上における第2層目以降の同一層の半導体層から形成されている配線を前記第1及び第2のメモリセルが有していることを特徴とする半導体装置。

IPC (5件)：

H01L 21/8244 ,  H01L 27/11 ,  H01L 27/10 461 ,  H01L 27/108 ,  H01L 21/8242

FI (3件)：

H01L 27/10 381 ,  H01L 27/10 461 ,  H01L 27/10 681 F