特許
J-GLOBAL ID:200903028406712084

チェック機能付リアルタイム制御回路

発明者:
出願人/特許権者:
代理人 (1件): 井桁 貞一
公報種別:公開公報
出願番号(国際出願番号):特願平4-304210
公開番号(公開出願番号):特開平6-149603
出願日: 1992年11月16日
公開日(公表日): 1994年05月31日
要約:
【要約】【目的】本発明は複数の処理回路を使用したリアルタイム制御回路に関し、処理回路を二重化することにより、異常発生時に制御回路を切り替え、制御処理を継続することのできる構成が簡単で、コストの安価なリアルタイム制御回路を実現することを目的とする。【構成】複数の制御回路11〜1nと、リードオンリメモリ20と、ランダムアクセスメモリ30と、入出力回路40よりなるリアルタイム制御回路100において、制御動作中の制御回路1iが出力するアドレスをチェックするアドレスチェック回路50と、制御動作中の制御回路1iが作動していることをチェックする作動チェック回路60と、アドレスチェック回路50と作動チェック回路60の出力から異常を検出したとき、制御動作中の制御回路1iを次の制御回路1j切り替える切替回路70を設け構成する。
請求項(抜粋):
電子装置を制御する複数の制御回路を備えるリアルタイム制御回路であって、電子装置の動作を制御する複数の制御回路(11〜1n)と、複数の前記制御回路(11〜1n)が制御動作を実行するためのプログラムを書き込んであるリードオンリメモリ(20)と、複数の前記制御回路(11〜1n)が制御動作を実行するために入出力するデータを書き込んでおくランダムアクセスメモリ(30)と、複数の前記制御回路(11〜1n)が処理結果に基づいて制御動作を実行するための入出力回路(40)よりなるリアルタイム制御回路(100)において、制御動作中の前記制御回路(1i)が出力するアドレスをチェックするアドレスチェック回路(50)と、制御動作中の前記制御回路(1i)が作動していることをチェックする作動チェック回路(60)と、前記アドレスチェック回路(50)と前記作動チェック回路(60)の出力から異常を検出したとき、制御動作中の前記制御回路(1i)を次の前記制御回路(1j)切り替える切替回路(70)を設け、複数の前記制御回路(11〜1n)の中の一つの前記制御回路(1i)が制御動作中に、前記アドレスチェック回路(50)と前記動作チェック回路(60)で前記制御回路(1i)の動作の正常性をチェックし、異常を検出した場合は、前記切替回路(70)により、前記処理装置(1i)から次の前記制御装置(1j)に切り替え制御動作を継続することを特徴とするチェック機能付リアルタイム制御回路。
IPC (2件):
G06F 11/14 310 ,  G06F 11/00 350

前のページに戻る