薄膜トランジスタパネル

発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平5-095066
公開番号（公開出願番号）：特開平6-289429
出願日： 1993年03月31日
公開日（公表日）： 1994年10月18日
要約：

【要約】【目的】ゲートラインおよびデータラインの端部側からの電解腐食の進行を抑制し、液晶表示素子の表示エリア内に染み模様状の異常表示が発生するのを長期間にわたって防いで、液晶表示素子の寿命を大幅に向上させる。【構成】ゲートラインGLおよびデータラインDLの両端側の余白部分断箇所(分断線c)より内側の部分に、ライン長さ方向への電界腐食の進行を遅延させる腐食遅延部Pを形成した。

請求項（抜粋）：

アクティブマトリックス液晶表示素子に用いる薄膜トランジスタパネルであって、透明基板の上に、複数の画素電極と、これら各画素電極にそれぞれ接続された複数の薄膜トランジスタと、前記薄膜トランジスタにゲート信号を供給するゲートラインと、前記薄膜トランジスタにデータ信号を供給するデータラインとを形成してなり、前記ゲートラインおよび前記データラインの両端部のうち少なくとも端子部のない端部に、ライン長さ方向への電界腐食の進行を遅延させる腐食遅延部が形成されていることを特徴とする薄膜トランジスタパネル。

IPC (3件)：

G02F 1/136 500 , G02F 1/133 550 , G02F 1/1345

引用特許：

審査官引用 (4件)

特開平3-064737
特開昭61-163374
特開昭62-066231

全件表示

前のページに戻る