特許

J-GLOBAL ID：200903028454125433

強誘電体記憶装置およびその製造方法

発明者： 荒瀬 謙士朗
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平7-275956
公開番号（公開出願番号）：特開平9-121032
出願日： 1995年10月24日
公開日（公表日）： 1997年05月06日
要約：

【要約】【課題】安定したメモリセルの動作が可能で、しかも高集積かつ大容量化が可能な強誘電体記憶装置を実現する。【構成】互いに隣接して相補に対をなし、かつ列状に配線された主ビット線対MBLN、MBLN’が、選択トランジスタSTN、STN’を介して、互いに隣接して相補に対をなす複数の副ビット線対の中から任意の副ビット線対SBLN、SBLN’に接続され、上記副ビット線対と行状に配線された複数のワード線WL1〜WLMが交差する格子位置に互いに相補の対をなす強誘電体キャパシタ対C1,N およびC1,N'〜CM,N およびCM,N'より成るメモリセルM1,N 〜MM,Nが配置され、上記強誘電体キャパシタ対の各強誘電体キャパシタの一方の電極が上記副ビット線対の対応する副ビット線に、他の一方の電極が上記ワード線に接続されている。

請求項（抜粋）：

互いに隣接して相補に対をなし、かつ列状に配線された複数の主ビット線対が、それぞれ接続手段を介して互いに隣接して相補に対をなす複数の副ビット線対に接続され、上記副ビット線対と行状に配線された複数のワード線が交差する格子位置に互いに相補に対をなす強誘電体キャパシタ対よりなるメモリセルが配置され、それぞれのメモリセルの強誘電体キャパシタ対の各強誘電体キャパシタの一方の電極が上記副ビット線対の対応する副ビット線に他の一方の電極が上記ワード線に接続され、上記強誘電体キャパシタ対の各強誘電体キャパシタを互いに相補に逆方向に分極させることによって、互いに逆相の第1のデータまたは第2のデータのどちらかのデータを記憶する強誘電体記憶装置。

IPC (8件)：

H01L 27/10 451 ,  G11C 11/22 ,  G11C 14/00 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (5件)：

H01L 27/10 451 ,  G11C 11/22 ,  G11C 11/34 352 A ,  H01L 27/10 651 ,  H01L 29/78 371