半導体装置及びその製造方法

発明者： , , ,
出願人/特許権者：
代理人 (6件)：吉武賢次 , 橘谷英俊 , 佐藤泰和 , 吉元弘 , 川崎康 , 高橋佳大
公報種別：公開公報
出願番号（国際出願番号）：特願2003-065310
公開番号（公開出願番号）：特開2004-096067
出願日： 2003年03月11日
公開日（公表日）： 2004年03月25日
要約：

【課題】MOSFETの耐圧を確保し、オン抵抗を抑制しつつ、ゲート容量を低減してスイッチング速度の高速化を図ると共に、低消費電力を実現する。【解決手段】本発明の実施の一形態に係る半導体装置は、半導体基板上にゲート絶縁膜を介して形成され、空隙部であるスリット部を有するゲート電極と、上記ゲート電極の両側面及び上記スリット部内の側壁に形成され、上記スリット部内を埋め込んで上記スリット部直下の上記ゲート絶縁膜を被覆する側壁膜と、上記ゲート電極及び上記側壁膜を被覆して形成された層間絶縁膜と、を備えているものである。【選択図】図1

請求項（抜粋）：

半導体基板上にゲート絶縁膜を介して形成され、空隙部であるスリット部を有するゲート電極と、前記ゲート電極の両側面及び前記スリット部内の側壁に形成され、前記スリット部内を埋め込んで前記スリット部直下の前記ゲート絶縁膜を被覆する側壁膜と、前記ゲート電極及び前記側壁膜を被覆して形成された層間絶縁膜と、を備えていることを特徴とする半導体装置。

IPC (1件)：

H01L29/78

FI (2件)：

H01L29/78 652K , H01L29/78 652M

前のページに戻る