特許
J-GLOBAL ID：200903028460640781
スイッチド・キャパシタ1ビッド・ディジタル/アナログ・コンバータ
発明者：
出願人/特許権者：
代理人 (1件)：
湯浅 恭三 (外6名)
公報種別：公表公報
出願番号（国際出願番号）：特願平6-522484
公開番号（公開出願番号）：特表平8-508624
出願日： 1994年04月06日
公開日（公表日）： 1996年09月10日
要約：
【要約】スイッチド・キャパシタ1ビットディジタル/アナログ・コンバータ(10)が、シグマ・デルタ変調器のフィードバック経路において用いられることが望ましい。1ビットディジタル/アナログ・コンバータ(10)は、演算増幅器の加算接合の如く、第1および第2のコンデンサ(70、72)と、基準源からの電荷をコンデンサへ結合する第1のスイッチング回路(74)と、コンデンサからの電荷を正および負の出力へ結合する第2のスイッチング回路(80)とを含む。第2のスイッチング回路(80)におけるスイッチは、交差接続された形態を持ち、データ依存制御信号により制御される。データ依存制御信号は、データの状態の如何に拘わらず電荷が両方のクロック位相においてコンデンサから加算接合へ結合されるように構成される。その結果、コンデンサの大きさは、同じ電荷伝送のために係数2だけ減じることができる。
請求項（抜粋）：
スイッチド・キャバシタ1ビット・ディジタル/アナログ・コンバータにおいて、 各々が第1のリードと第2のリードとを有する第1および第2のコンデンサと、 前記コンデンサの第1のリードに接続されて、基準源からの電荷を前記コンデンサへ結合する第1のスイッチング手段と、 前記コンデンサの第2のリードに接続されて、前記コンデンサからの電荷を正の出力と負の出力とに結合する第2のスイッチング手段とを備え、前記第1のコンデンサと前記正の出力との間に接続された第1のスイッチと、前記第2のコンデンサと前記負の出力との間に接続された第2のスイッチと、前記第1のコンデンサと前記負の出力との間に接続された第3のスイッチと、前記第2のコンデンサと前記正の出力との間に接続された第4のスイッチとを含み、 第1の制御信号を前記第1および第2のスイッチに与える手段を備え、該第1の制御信号が(φ2・X+φ1・XI)を含み、φ1およびφ2はクロック位相1およびクロック位相2をそれぞれ表わし、XおよびXIは入力データと反転入力データとをそれぞれ表わし、「・」は論理的AND演算を表わし、「+」は論理的OR演算を表わし、 第2の制御信号を前記第3および第4のスイッチに与える手段を備え、該第2の制御信号が(φ1・X+φ2・XI)を含むスイッチド・キャパシタ1ビット・ディジタル/アナログ・コンバータ。
IPC (2件)：
FI (2件)：
前のページに戻る
