特許
J-GLOBAL ID：200903028462002421
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-351987
公開番号（公開出願番号）：特開平5-166942
出願日： 1991年12月13日
公開日（公表日）： 1993年07月02日
要約：
【要約】【目的】 上下の配線間を接続する柱状配線(プラグ)の落ち込み量を低減する。【構成】 コンタクトホール2a内に接続用導電層3を形成した後、層間絶縁層2を所定量エッチバックして、接続用導電層3の上端がエッチバックされた層間絶縁層20の表面より微小量突出しているか、または若干量だけ落ち込んでいる状態とした後、上層導電層4を形成する。
請求項（抜粋）：
下層導電層上に層間絶縁膜を介して形成された上層導電層と、上記層間絶縁膜に形成されたコンタクトホールを充填し、上記下層導電層と上層導電層とを電気的に接続する埋込導電層とを備えた半導体装置において、上記埋込導電層の上端面は、上記層間絶縁膜の表面よりも突出していることを特徴とする半導体装置。
IPC (2件)：
H01L 21/90
, H01L 21/28 301
