特許
J-GLOBAL ID：200903028463768070
データ変換回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平8-030334
公開番号（公開出願番号）：特開平9-223070
出願日： 1996年02月19日
公開日（公表日）： 1997年08月26日
要約：
【要約】【課題】簡単な構成で、タグ部のエラー検出や訂正を行うことで信頼性の高く高速なタグ部をCAMで構成したフルアソシアティブTLBを提供する。【解決手段】タグ部に格納してある変換前データのエラー検出または訂正用のビットを予めデータ部に格納しておき、データ部内の変換後データを読み出す際にエラー検出または訂正ビットを読み出し、エラー検出回路または訂正回路に入力することで、タグ部内の変換前データに対するエラーの検出または訂正を行う。
請求項（抜粋）：
入力データバスより与えられる入力データと、入力データを取り込み入力データと一致する変換前データが記憶領域内に存在すれば一致信号を出力する機能を有するタグ部と呼ばれる記憶装置と、前記タグ部からの一致信号を受信すると記憶領域内から対応する1つの変換後データを選択して出力データバスへ出力する機能を有するデータ部と呼ばれる記憶装置からなるデータ変換回路において、前記タグ部に格納してある変換前データのエラー検出または訂正用のビットを前記タグ部内の変換前データから生成し前記データ部に格納する回路及び、前記データ部内に格納してある前記タグ部のエラー検出ビットを入力として前記タグ部のエラー検出または訂正を行う回路を備えることを特徴とするデータ変換回路。
FI (2件)：
G06F 12/10 A
, G06F 12/10 D
