半導体集積回路、およびそれを用いた半導体集積回路組合回路

発明者：
出願人/特許権者：
代理人 (1件)：田澤博昭 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-354714
公開番号（公開出願番号）：特開平6-188722
出願日： 1992年12月17日
公開日（公表日）： 1994年07月08日
要約：

【要約】【目的】内部の遅延変動の検出、さらにはその自動補正ができるゲートアレイを得、また、トータル回路としての遅延変動の自動補正が可能なゲートアレイ組合回路を得る。【構成】実使用論理部とは独立のダミーゲートでリング発振回路を形成し、その発振パルスを基本パルス信号を基準に計数手段でカウントし、また、計数手段の最初のカウント値と以後のカウント値との差に基づいて、遅延変動を補正するための制御データを生成する遅延補正制御部を設けたゲートアレイ、および、そのゲートアレイを複数接続したチャンネル毎に、あるいは複数のチャンネルに共通に前記遅延変動制御部を設けたゲートアレイ組合回路。

請求項（抜粋）：

複数のゲートが接続されて所定の論理動作を行う実使用論理部と、前記実使用論理部とは独立した複数のダミーゲートをリング状に直列に接続したダミーゲート列より成り、入力されたパルスを前記ダミーゲート列内に巡回させて、前記ダミーゲートによる遅延時間に応じた周期で発振パルスを生成するリング発振回路と、基本パルス信号を基準として、前記リング発振回路より出力される発振パルスのカウントを行う計数手段とを備えたゲートアレイ。

IPC (3件)：

H03K 19/173 , H01L 27/118 , H01L 27/04

引用特許：

審査官引用 (5件)

特開平3-016422
特開平4-360312
特開昭56-091532

全件表示

前のページに戻る