特許

J-GLOBAL ID：200903028482902798

出力バッファ回路

発明者： 有沢 靖夫
出願人/特許権者： オリンパス光学工業株式会社
代理人 (1件)： 最上 健治
公報種別：公開公報
出願番号（国際出願番号）：特願平4-264104
公開番号（公開出願番号）：特開平6-090159
出願日： 1992年09月08日
公開日（公表日）： 1994年03月29日
要約：

【要約】【目的】 貫通電流を低減し、出力信号に発生するオーバーシュート及びアンダーシュートを抑えて、外部回路の誤動作や電波障害を低減できるようにした出力バッファ回路を提供する。【構成】 ソースを電源にドレインを出力端子2に接続したPチャネルMOSトランジスタ4と、ソースを接地にドレインを出力端子2に接続したNチャネルMOSトランジスタ5と、入力端子1に入力側を接続したNOT素子3とを有する出力バッファ回路において、入力端子1に印加される入力信号INとNOT素子3の出力信号を入力し、PチャネルMOSトランジスタ4のゲート制御信号を出力する第1の制御回路6と、入力信号INとNOT素子3の出力信号を入力し、NチャネルMOSトランジスタ5のゲート制御信号を出力する第2の制御回路7とを設けて構成する。

請求項（抜粋）：

ソースを電源にドレインを出力端子に接続した第1のPチャネルMOSトランジスタと、ソースを接地にドレインを出力端子に接続した第1のNチャネルMOSトランジスタと、入力端子に入力側を接続したNOT素子とを有する出力バッファ回路において、入力端子に印加される入力信号とNOT素子の出力信号を入力し、第1のPチャネルMOSトランジスタのゲート制御信号を出力する第1の制御回路と、入力端子に印加される入力信号とNOT素子の出力信号を入力し、第1のNチャネルMOSトランジスタのゲート制御信号を出力する第2の制御回路とを設け、第1のPチャネルMOSトランジスタと第1のNチャネルMOSトランジスタが同時にオン状態にならないように制御することを特徴とする出力バッファ回路。

IPC (3件)：

H03K 19/0175 ,  H03K 17/16 ,  H03K 17/687

FI (2件)：

H03K 19/00 101 F ,  H03K 17/687 F