特許

J-GLOBAL ID：200903028489225260

液晶装置の製造方法

発明者： 長廣 紀雄 ,  田中 勉 ,  梁井 健一
出願人/特許権者： 富士通株式会社
代理人 (1件)： 岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願平3-343501
公開番号（公開出願番号）：特開平5-175233
出願日： 1991年12月25日
公開日（公表日）： 1993年07月13日
要約：

【要約】【目的】本発明は、制御素子として薄膜トランジスタを有する液晶装置の製造方法に関し、寄生容量を低減して液晶装置の高速化を図ることが可能な液晶装置の製造方法を提供することを目的とする。【構成】透明基板21上の遮光膜22をマスクとしてチャネル領域層を形成すべき領域に選択的に第1のパターン形成膜24aを形成するとともに、第1の露光マスク25を用いて第2のパターン形成膜24bを形成する工程と、リフトオフにより第1の導電体膜39からなるソース電極30等を形成する工程と、遮光膜22をマスクとして第3のパターン形成膜37aを形成するとともに、第2の露光マスクを用いてゲートバスラインを形成すべき領域の第2の導電体膜36上に第4のパターン形成膜37bを形成する工程と、第3及び第4のパターン形成膜37a,37bをマスクとして第2の導電体膜37bをエッチング・除去し、ゲート電極36a等を形成する工程とを含み構成する。

請求項（抜粋）：

透明基板上に遮光膜を選択的に形成した後、絶縁膜を形成する工程と、前記遮光膜をマスクとするホトリソグラフィー法により、前記遮光膜の上方の絶縁膜上であって、前記ソース電極及びドレイン電極を形成すべき領域の間のチャネル領域層を形成すべき領域に選択的に第1のパターン形成膜を形成するとともに、第1の露光マスクを用いたホトリソグラフィー法により、前記絶縁膜上であって、画素電極,ソース電極及びドレイン電極を形成すべき領域以外の領域に選択的に第2のパターン形成膜を形成する工程と、前記第1及び第2のパターン形成膜を介して前記絶縁膜上に露光光を透過する第1の導電体膜を形成する工程と、前記第1及び第2のパターン形成膜を除去して、リフトオフにより前記第1の導電体膜からなる画素電極,ソース電極及びドレイン電極を形成する工程と、前記ソース電極及びドレイン電極を橋渡しするように選択的に半導体層及び第1のゲート絶縁膜を形成するとともに、前記ドレイン電極と接続するドレインバスラインを形成する工程と、前記第1のゲート絶縁膜上に第2のゲート絶縁膜と露光光を透過する第2の導電体膜とを順次形成する工程と、前記遮光膜をマスクとするホトリソグラフィー法により前記遮光膜の上方の第2の導電体膜上に第3のパターン形成膜を形成するとともに、第2の露光マスクを用いたホトリソグラフィー法により、ゲートバスラインを形成すべき領域の第2の導電体膜上に第4のパターン形成膜を形成する工程と、前記第3及び第4のパターン形成膜をマスクとして前記第2の導電体膜をエッチング・除去し、前記第2のゲート絶縁膜上に前記第2の導電体膜からなるゲート電極及び該ゲート電極と接続するゲートバスラインを形成する工程とを有する液晶装置の製造方法。

IPC (4件)：

H01L 21/336 ,  H01L 29/784 ,  G02F 1/136 500 ,  H01L 27/12

FI (2件)：

H01L 29/78 311 P ,  H01L 29/78 311 N