特許
J-GLOBAL ID：200903028491138294
全差動型アナログ回路
発明者：
出願人/特許権者：
代理人 (1件)：
尾身 祐助
公報種別：公開公報
出願番号（国際出願番号）：特願平4-163657
公開番号（公開出願番号）：特開平5-335838
出願日： 1992年05月29日
公開日（公表日）： 1993年12月17日
要約：
【要約】【目的】 容量素子の容量下部電極と半導体基板間で発生する寄生容量により生じる差動電圧変動を除去し、全差動型アナログ回路の差動バランスを正確に均衡させることができるようにする。【構成】 差動出力型演算増幅器1と、第1の回路網Aと、第2の回路網Bと、第1の回路網Aと第2の回路網Bとの間を接続する第3の回路網Cとを有するものにおいて、第3の回路網は、2つの同一構成の容量素子の逆並列接続回路で構成する。即ち、一方の容量素子C1 の下部電極と上部電極をそれぞれ他方の容量素子C1 の上部電極と下部電極に接続する。
請求項（抜粋）：
非反転入力端子、反転入力端子、非反転出力端子および反転出力端子を有する全差動型演算増幅器と、第1の入力端子と第1の出力端子との間を結ぶ、前記反転入力端子と前記非反転出力端子とに接続された第1の回路網と、第2の入力端子と第2の出力端子との間を結ぶ、前記非反転入力端子と前記反転出力端子とに接続された第2の回路網と、前記第1の回路網と前記第2の回路網との間に接続された第3の回路網と、を有し、前記第3の回路網の構成要素である容量素子が、同一構成の2つの容量素子の逆並列接続回路により構成されていることを特徴とする全差動型アナログ回路。
IPC (2件)：
引用特許：
前のページに戻る
