デジタル式PWM制御回路

発明者：
出願人/特許権者：
代理人 (1件)：安藤淳二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-199203
公開番号（公開出願番号）：特開2002-017089
出願日： 2000年06月30日
公開日（公表日）： 2002年01月18日
要約：

【要約】【課題】負荷3の特性や動作モードに対し、追従性や安定性といった制御性能を向上させる。【解決手段】誤差アンプを含めてデジタル制御方式でPWM制御回路1Bを構成し、PWM出力信号のデューティー比を制御する誤差アンプ部への2つの入力信号の差を算出する減算器1Baと、減算器1Baからの減算結果を保持する第1のレジスタ1Bbと、第1のレジスタ1Bbの値に応じて加算器1Bdへの増減データを演算する演算器1Bcと、演算器1Bcからの演算結果と加算器1Bdからの出力データとを加算する加算器1Bdと、加算器1Bdの出力データであるパルス幅データを保持する第2のレジスタ1Beとから構成され、第2のレジスタ1Beのデータをカウンタ部(B)が一定周期のクロックでカウントすることによりPWM信号を出力することを特徴とするデジタル式のPWM制御回路1Bである。

請求項（抜粋）：

PWM方式を用いるインバータの制御回路において、パルス幅データを出力する誤差アンプ部と、前記パルス幅データに基づいてPWM信号を出力するカウンタ部とから構成されるデジタル式PWM制御回路であって、前記誤差アンプ部は、入力される2つの信号の差である絶対値や符号を算出する減算器と、該減算器からの減算結果を保持する第1のレジスタと、該第1のレジスタの値に応じて増減データを演算する演算器と、該演算器からの出力データとパルス幅データとを加算する加算器と、該加算器からの出力データであるパルス幅データを保持する第2のレジスタと、から構成されるとともに、前記カウンタ部が前記第2のレジスタから出力されるパルス幅データを一定周期のクロックでカウントすることによりPWM信号を出力することを特徴とするデジタル式PWM制御回路。

IPC (2件)：

H02M 7/48 , H03K 7/08

FI (3件)：

H02M 7/48 H , H02M 7/48 F , H03K 7/08 A

Fターム (6件)：

5H007AA04 , 5H007CA02 , 5H007CB02 , 5H007DB02 , 5H007DB07 , 5H007EA13

前のページに戻る