特許

J-GLOBAL ID：200903028568082866

半導体装置の製造方法

発明者： 大平 真也
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-044199
公開番号（公開出願番号）：特開平5-243180
出願日： 1992年03月02日
公開日（公表日）： 1993年09月21日
要約：

【要約】【目的】 半導体装置の製造方法に係り,特に,半導体基板上の成膜方法に関し,膜はがれのない均一な信頼性の高い膜の形成方法を目的とする。【構成】 半導体基板1上に膜を形成するに際し,反応性ガスを用いて下地層9の表面処理を行い,つづいて不活性ガスを用いて前記表面処理を施した下地層9の表面処理を行い,その後下地層9の上に成膜するように構成する。また,前記反応性ガスを用いる表面処理と,前記不活性ガスを用いる表面処理と,前記成膜を減圧状態で連続して行うように構成する。

請求項（抜粋）：

半導体基板(1) 上に膜を形成するに際し,反応性ガスを用いて下地層(9) の表面処理を行い,つづいて不活性ガスを用いて前記表面処理を施した下地層(9) の表面処理を行い,その後該下地層(9) の上に成膜することを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/285 ,  H01L 21/302 ,  H01L 21/316