特許
J-GLOBAL ID:200903028587060466

メモリ装置

発明者:
出願人/特許権者:
代理人 (3件): 山川 政樹 ,  黒川 弘朗 ,  山川 茂樹
公報種別:公開公報
出願番号(国際出願番号):特願2007-016115
公開番号(公開出願番号):特開2008-182154
出願日: 2007年01月26日
公開日(公表日): 2008年08月07日
要約:
【課題】抵抗変化型メモリセルを用いたマトリクス型大容量メモリ装置を提供する。【解決手段】メモリ素子100は、半導体基板101の上に、中間電極層102と、金属酸化物層103と、上部電極104とを備え、また、半導体基板101の一部にオーミックコンタクト105を備えるようにしたものである。金属酸化物層103は、ビスマス(Bi)とチタン(Ti)と酸素とから構成され、例えば膜厚30〜200nmに形成され、また、中間電極層102の上に接して形成されている。例えば、金属酸化物層103は、Bi4Ti3O12の化学量論的組成に比較して過剰なTiを含む基部層と、この中に分散されたBi4Ti3O12の化学量論的組成の3nm〜15nm程度の複数の微結晶粒とから構成されており、メモリセルMは整流特性を持つことで、非選択メモリセルへの回り込み電流の抑制が可能となる。【選択図】 図1
請求項(抜粋):
電気抵抗の変化により情報が記憶される複数のメモリ素子より構成されたメモリ装置であって、 前記メモリ素子は、 半導体から構成された半導体基板と、 この半導体基板の上に形成された中間電極層と、 この中間電極層の上に形成されて電気抵抗が変化する金属酸化物層と、 この金属酸化物層の上に形成された上部電極と から構成されている ことを特徴とするメモリ装置。
IPC (4件):
H01L 27/10 ,  H01L 45/00 ,  H01L 49/00 ,  H01L 21/205
FI (4件):
H01L27/10 451 ,  H01L45/00 Z ,  H01L49/00 Z ,  H01L21/205
Fターム (23件):
5F045AA19 ,  5F045AB40 ,  5F045AD04 ,  5F045AD05 ,  5F045AE11 ,  5F045AF10 ,  5F045DA66 ,  5F083FZ10 ,  5F083HA06 ,  5F083HA10 ,  5F083JA21 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA42 ,  5F083JA45 ,  5F083JA60 ,  5F083KA01 ,  5F083LA04 ,  5F083LA05 ,  5F083LA12 ,  5F083LA16 ,  5F083PR22
引用特許:
出願人引用 (1件) 審査官引用 (4件)
全件表示

前のページに戻る