特許
J-GLOBAL ID：200903028602689503
半導体基板の作製方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願2002-006159
公開番号（公開出願番号）：特開2002-289818
出願日： 1996年02月28日
公開日（公表日）： 2002年10月04日
要約：
【要約】【課題】 品質が十分なSOI基板を再現性よく作製する。同時にウエハの再使用等による省資源、コストダウンを実現する。【解決手段】 シリコン基板表面を陽極化成し非多孔質シリコン基体11上に多孔質シリコン層12を有する第1の基板を用意する工程、第1の基板上に非多孔質薄膜13を形成する工程、第1の基板と第2の基板とを非多孔質薄膜が内側に位置するように貼り合わせて多層構造体を形成する工程、及び多層構造体を多孔質シリコン層12において分離する工程、を有し、多孔質シリコン層12は、第1の電流密度で陽極化成する工程、第1の電流密度とは異なる第2の電流密度で陽極化成する工程、及び第2の電流密度とは異なる第3の電流密度で陽極化成する工程、を含む工程により作製される。
請求項（抜粋）：
シリコン基板表面を陽極化成し非多孔質シリコン基体上に多孔質シリコン層を有する第1の基板を用意する工程、該第1の基板上に非多孔質薄膜を形成する工程、該第1の基板と第2の基板とを前記非多孔質薄膜が内側に位置するように貼り合わせて多層構造体を形成する工程、及び該多層構造体を該多孔質シリコン層において分離する工程、を有する半導体基板の作製方法において、該多孔質シリコン層は、第1の電流密度で陽極化成する工程、第1の電流密度とは異なる第2の電流密度で陽極化成する工程、及び該第2の電流密度とは異なる第3の電流密度で陽極化成する工程、を含む工程により作製されることを特徴とする半導体基板の作製方法。
IPC (3件)：
H01L 27/12
, H01L 21/02
, H01L 21/306
H01L 27/12 B
, H01L 21/02 B
, H01L 21/306 D
5F043AA02
, 5F043AA31
, 5F043BB22
, 5F043GG10
