特許
J-GLOBAL ID：200903028613323390
半導体装置及びその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-149596
公開番号（公開出願番号）：特開平11-345943
出願日： 1998年05月29日
公開日（公表日）： 1999年12月14日
要約：
【要約】【課題】 トレンチ溝の寸法が同一である場合に従来よりもキャパシタの容量を増大させることが可能な半導体装置及びその製造方法を提供する。【解決手段】 キャパシタが形成されたトレンチ溝15が、間口よりも内部底面の径の方が大きくなるように形成されており、かつ下部電極としての拡散層17と上部電極としての多結晶シリコン膜20との間に、導電性粒子18とこの表面を覆う絶縁膜19とが存在することにより、電極間の表面積が増大する。従って、従来のトレンチ溝型キャパシタと間口の寸法が同一であっても、より容量の大きいキャパシタを得ることができる。
請求項（抜粋）：
溝型セルキャパシタを有する半導体装置において、前記溝型セルキャパシタは、間口よりも内部底面の径が大きい溝に形成されており、前記溝の内部に一方の電極として形成された拡散層と、前記拡散層の表面上に形成された絶縁部と、前記絶縁部により前記拡散層と電気的に絶縁された状態で前記溝の内部を埋めるように他方の電極として形成された第1の導電膜と、を備え、前記絶縁部は、表面に凹凸が存在する第2の導電膜と、この第2の導電膜の表面を覆うように形成された絶縁膜とを含むことを特徴とする半導体装置。
IPC (2件)：
H01L 27/108
, H01L 21/8242
