特許

J-GLOBAL ID：200903028622247655

コンパレータ回路の検査方法

発明者： 志村 和弘 ,  土田 ひろみ
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 村山 光威
公報種別：公開公報
出願番号（国際出願番号）：特願2005-045337
公開番号（公開出願番号）：特開2006-234400
出願日： 2005年02月22日
公開日（公表日）： 2006年09月07日
要約：

【課題】一定時間内に検査できる半導体装置の個数を増やして、検査の効率を向上させるコンパレータ回路の検査方法を提供する。【解決手段】入力信号として「V1<Vth」の第1電圧:V1を印加してコンパレータの出力信号がハイレベルとなることを確認(ステップ101)、入力信号として「V2>Vth」の第2電圧:V2を印加してコンパレータの出力信号がローレベルとなることを確認(ステップ102)、入力信号を第1電圧:V1から第2電圧:V2の範囲で掃引してコンパレータの出力信号がハイレベルからローレベルに変化を確認(ステップ103)。ステップ101,ステップ102,ステップ103のすべてにおいて「パス」判定のとき良品として検査を終了、いずれかのステップで「フェイル」判定のとき不良として検査を終了する。検査前半にて求める入力信号の電圧レベルのないものは「フェイル」となるため検査時間を短縮して効率を向上できる。【選択図】図1

請求項（抜粋）：

入力電圧:Vinと閾値電圧:Vthとを比較して、「Vin<Vth」となる入力信号のときハイレベルを出力し、「Vin>Vth」となる入力信号のときローレベルを出力するコンパレータ回路の検査方法において、 前記入力信号として「V1<Vth」となる第1電圧:V1を印加してコンパレータの出力信号がハイレベルとなることを確認する第1の工程と、 前記入力信号として「V2>Vth」となる第2電圧:V2を印加して前記コンパレータの出力信号がローレベルとなることを確認する第2の工程と、 前記入力信号を前記第1電圧:V1から前記第2電圧:V2の範囲で掃引して前記コンパレータの前記出力信号がハイレベルからローレベルに変化する前記入力信号の電圧レベルを測定する第3の工程とからなることを特徴とするコンパレータ回路の検査方法。

IPC (1件)：

G01R 31/316

FI (1件)：

G01R31/28 C

Fターム (5件)：

2G132AA12 ,  2G132AB00 ,  2G132AB01 ,  2G132AL09 ,  2G132AL25