特許
J-GLOBAL ID：200903028640386972
静電容量型半導体加速度センサ及びその製造方法並びに当該静電容量型半導体加速度センサの実装構造
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
中野 雅房
公報種別：公開公報
出願番号（国際出願番号）：特願平5-085366
公開番号（公開出願番号）：特開平6-273442
出願日： 1993年03月18日
公開日（公表日）： 1994年09月30日
要約：
【要約】【目的】 センサ内部を完全に密封すると同時に、その製造工程が簡単で、回路基板等への実装が容易な加速度センサを提供する。【構成】 ガラスカバー6に接続孔9を設け、接続孔9を封止するように接続カバー7を、また、接続カバー7の左右両側には接続カバー7と電気的に接続されないように隙間13を設けて非接続カバー8をそれぞれガラスカバー6に陽極接合法にて貼り合わせる。次に、ガラスカバー6に固定電極5と接続孔9に薄膜導電部10とをスパッタ法により一体形成させ、固定電極5と接続カバー7とを電気的に接続する。これに、マス部3等が形成されたシリコン製のフレーム1の上下面に陽極接合法で貼り合わせ、ガラスカバー6及び非接続カバー8に切り欠き部12を設け、フレーム1上に可動電極引出し部11を形成する。
請求項（抜粋）：
弾性を有するビームによって支持されたマス部を支持体に設け、当該支持体の両面にそれぞれ絶縁性基板を接合し、可動電極となるマス部と対向させて少なくとも一方の絶縁性基板の内面に固定電極を設けた静電容量型半導体加速度センサにおいて、前記固定電極を設けられた絶縁性基板に貫通させて接続孔を設けると共に当該接続孔を封止するように当該絶縁性基板の外面に半導体基板を接合し、少なくとも当該接続孔の内周面を含む領域に形成された薄膜導電体によって前記固定電極と前記半導体基板とを電気的に接続したことを特徴とする静電容量型半導体加速度センサ。
IPC (2件)：
前のページに戻る
