特許
J-GLOBAL ID：200903028649593334
多レベル・キャッシュ内のキャッシュ・ミス発生に伴う新しいワード・フラグメントの書き込み方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
岡田 次生 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-188826
公開番号（公開出願番号）：特開平8-063393
出願日： 1995年07月25日
公開日（公表日）： 1996年03月08日
要約：
【要約】 (修正有)【目的】 単一のキャッシュ・ミスの処理中に将来のキャッシュ・ミスを処理し、多レベル・キャッシュ・システムを含むコンピュータ・プロセッサでのメモリ参照の結果でおきるキャッシュ・ミス・ペナルティを統計的に減少させる。【構成】 プロセッサ21がデータ・ワードにアクセスしようとしたことに応答して、キャッシュ制御装置22が第1レベル・キャッシュ24でそのデータ・ワードを探索する。アクセスが試みられた結果、第1レベル・キャッシュ・ミスが発生すると、第2レベル・キャッシュ23でデータ・ワードが探索される。第2レベル・キャッシュ・ミスが発生すると、参照中のデータ・ワードを含む新しいデータ・ラインがメイン・メモリ25から取り出される。同時に、キャッシュ制御装置22は、新しいメモリ・データ・ラインによってマップされる第1レベル・キャッシュ・エントリのうちのどれが無効であるかを識別する。
請求項（抜粋）：
プロセッサ(21)と、メイン・メモリ(25)と、第2レベルキャッシュ内のデータ・ラインのデータ・ライン・フラグメントを含む第1レベル・キャッシュ(24)と、データ・ラインを含む前記第2レベル・キャッシュ(23)とを含む計算機システムにおいて、プロセッサ(21)によるキャッシュ参照の結果、第1レベル・キャッシュ(24)のミスおよび第2レベル・キャッシュ(23)のミスが発生したときに実行される方法であって、(a)新しいデータ・ラインをメイン・メモリ(25)から取り出すステップと、(b)ステップ(a)と同時に、第1レベル・キャッシュ(24)中のどのエントリが無効であるかを識別するステップと、(c)新しいデータ・ラインがメイン・メモリ(25)から取り出されたとき、新しいデータ・ラインから得たできるだけ多くのデータ・ライン・フラグメントを第1レベル・キャッシュ(24)中の無効なエントリに入れるステップとを含むことを特徴とする新しいワード・フラグメントの書き込み方法。
IPC (2件)：
G06F 12/08 310
, G06F 12/08
