特許
J-GLOBAL ID：200903028652198055
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-199339
公開番号（公開出願番号）：特開平6-045522
出願日： 1992年07月27日
公開日（公表日）： 1994年02月18日
要約：
【要約】【構成】SSTとキャパシタを同一半導体チップに形成する際に、SSTのベース領域形成用の3層絶縁膜9の一部をキャパシタ誘電体膜(9a)として利用する。【効果】TATが短縮できる。
請求項（抜粋）：
半導体基板の表面に選択的にフィールド酸化膜を形成して第1領域を区画する工程と、前記フィールド酸化膜上、および前記第1領域表面に第1絶縁膜を介してそれぞれポリシリコン膜からなるキャパシタ下部電極およびベース引出電極を形成する工程と、第2絶縁膜、第3絶縁膜および第4絶縁膜を堆積し前記ベース引出電極部上で選択的に除去して開口を形成することにより前記第1絶縁膜の表面を露出させ、第5絶縁膜を堆積し異方性エッチングを行ない前記開口に側壁スペーサを形成し、異方性エッチングを行なって前記開口部の前記第1絶縁膜を除去し、ポリシリコン膜を堆積して前記ベース引出電極を前記半導体基板に連結し、グラフトベース領域およびベース領域を形成する工程と、前記キャパシタ下部電極上の前記第4絶縁膜および第3絶縁膜を除去し前記第2絶縁膜をキャパシタ誘電体膜として残す工程とを有し、同一半導体チップにバイポーラ・トランジスタとキャパシタとを集積することを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 27/04
, H01L 21/331
, H01L 29/73
