特許
J-GLOBAL ID：200903028658316980
ランダム・アクセス可能かつ書換え可能メモリを用いる外部記憶装置におけるプログラム直接実行の制御方法および装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
谷 義一 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-256284
公開番号（公開出願番号）：特開平6-131266
出願日： 1992年09月25日
公開日（公表日）： 1994年05月13日
要約：
【要約】【構成】 ページテーブルを含む実・仮想アドレス変換テーブルを参照してアドレス変換を行うCPUと、CPUに接続されたランダム・アクセス可能かつ書換え可能メモリを用いる外部記憶装置とを具備するコンピュータ・システム。プログラムのコードが実行順序に応じてCPUの仮想アドレス空間上で連続となるように、前記ページテーブルを構成し、このページテーブルを含む実・仮想アドレス変換テーブルを参照することによって、外部記憶装置に格納されたプログラムを、仮想アドレスを用いて外部記憶装置から読み出して実行する。また、ランダム・アクセス可能メモリのデータ領域にのみ、CPUの実アドレスを割り当てる。【効果】 プログラムを主記憶装置上に読み出すことなく実行できる。プログラムとデータとを区別することなくランダム・アクセス可能かつ書換え可能メモリ上で一元的に管理できる。
請求項（抜粋）：
ページテーブルを含む実・仮想アドレス変換テーブルを参照してアドレス変換を行う中央処理装置(CPU)と、該CPUに接続されたランダム・アクセス可能かつ書換え可能メモリを用いる外部記憶装置とを具備し、前記外部記憶装置の入出力装置としてのアクセス単位とする論理ページのサイズを、前記CPUの管理するページのサイズに適合させ、前記CPUの実アドレス空間に前記外部記憶装置の論理ページをマップし、その際、該実アドレス空間上で、前記CPUの管理するページと前記外部記憶装置の論理ページの境界を整合させたコンピュータ・システムにおいて、前記外部記憶装置に格納されたプログラムの直接実行を制御する方法であって、(a)前記プログラムのコードが実行順序に応じて前記CPUの仮想アドレス空間上で連続となるように、前記ページテーブルを書き換える過程と、(b)前記プログラムを格納する前記外部記憶装置の論理ページに対する書き込みを禁止するために、前記アドレス変換テーブルに書き込み禁止フラグを設定する過程と、(c)前記ページテーブルを含む実・仮想アドレス変換テーブルを参照することによって、前記プログラムを、仮想アドレスを用いて前記外部記憶装置から読み出して実行する過程とを具備することを特徴とするランダム・アクセス可能かつ書換え可能メモリを用いる外部記憶装置におけるプログラム直接実行の制御方法。
IPC (2件)：
引用特許：
前のページに戻る
