特許

J-GLOBAL ID：200903028671282806

半導体チップ、半導体チップの製造方法、半導体実装基板、電子デバイスおよび電子機器

発明者： 依田 剛
出願人/特許権者： セイコーエプソン株式会社
代理人 (2件)： 増田 達哉 ,  朝比 一夫
公報種別：公開公報
出願番号（国際出願番号）：特願2002-363015
公開番号（公開出願番号）：特開2004-193517
出願日： 2002年12月13日
公開日（公表日）： 2004年07月08日
要約：

【課題】マイグレーションの発生を防止し得る半導体チップ、その製造方法、信頼性の高い半導体実装基板、電子デバイスおよびこれを備える電子機器を提供すること。【解決手段】本発明の半導体チップ1は、配線パターン211が形成された基板2と、配線パターン211の一部に接触するよう設けられた複数の端子3と、隣接する端子3同士の間隙を埋めるよう、かつ、端子3の高さより低くなるよう設けられた樹脂層8とを有している。端子3は、その高さの10〜90%が樹脂層8から露出しているのが好ましく、その厚さ方向に沿って、横断面積がほぼ一定であるのが好ましい。端子3は、複数の金属層31、32、33の積層体で構成され、複数の金属層のうち、最も基板2側に位置する金属層31は、NiまたはNiを含む合金を主成分とする金属で構成されているのが好ましい。【選択図】図4

請求項（抜粋）：

配線パターンが形成された基板と、 前記配線パターンの一部に接触するよう設けられた複数の端子と、 隣接する前記端子同士の間隙を埋めるよう、かつ、厚さが前記端子の高さより低くなるよう設けられた樹脂層とを有することを特徴とする半導体チップ。

IPC (3件)：

H01L23/12 ,  H01L21/56 ,  H01L21/60

FI (7件)：

H01L23/12 501P ,  H01L21/56 R ,  H01L21/92 602D ,  H01L21/92 602K ,  H01L21/92 603B ,  H01L21/92 604S ,  H01L21/92 604D

Fターム (4件)：

5F061AA01 ,  5F061BA07 ,  5F061CA10 ,  5F061CB13