半導体集積回路装置およびその製造方法

発明者： , , , , ,
出願人/特許権者： ,
代理人 (1件)：筒井大和
公報種別：公開公報
出願番号（国際出願番号）：特願平11-256266
公開番号（公開出願番号）：特開2001-085540
出願日： 1999年09月09日
公開日（公表日）： 2001年03月30日
要約：

【要約】【課題】第3ゲートを有する半導体集積回路装置において、微細化と動作速度向上を図るとともに絶縁膜の欠陥密度低減を図る。【解決手段】第1導電型のウェル201に形成された第2導電型のソース/ドレイン拡散層領域205と、半導体基板200上に絶縁膜202を介して形成された浮遊ゲート203bと、浮遊ゲート203b上にシリコン酸化膜210を介して形成された制御ゲート211aと、前記半導体基板、浮遊ゲート、制御ゲートと絶縁膜を介して形成され、浮遊ゲートおよび制御ゲートとは異なる第3ゲート207aを有する半導体集積回路装置において、上記第3ゲートがワード線およびチャネルと垂直な方向に存在する浮遊ゲートの隙間に埋込まれて形成され、その両端面の絶縁膜206aの膜厚が相違するようにする。

請求項（抜粋）：

半導体基板の主面に形成された第1導電型のウェルと、前記ウェル内に第1方向に延在して形成された第2導電型の半導体領域と、前記半導体基板上に第1絶縁膜を介して形成された第1ゲートと、前記第1ゲート上に第2絶縁膜を介して形成された第2ゲートと、前記第1方向に延在し、前記第1ゲートの隙間に埋め込んで形成された第3ゲートと、前記第1ゲートと第3ゲートとの間に形成された第3絶縁膜とを有する半導体集積回路装置であって、前記第3絶縁膜の膜厚が、前記第1方向に存在する前記第3ゲートの両側面で異なることを特徴とする半導体集積回路装置。

IPC (5件)：

H01L 21/8247 , H01L 29/788 , H01L 29/792 , G11C 16/04 , H01L 27/115

FI (3件)：

H01L 29/78 371 , G11C 17/00 622 Z , H01L 27/10 434

Fターム (49件)：

5B025AA01 , 5B025AC01 , 5B025AE00 , 5B025AE05 , 5B025AE07 , 5B025AE08 , 5F001AA21 , 5F001AA22 , 5F001AA64 , 5F001AB03 , 5F001AB07 , 5F001AB08 , 5F001AC02 , 5F001AC06 , 5F001AD12 , 5F001AD41 , 5F001AD51 , 5F001AD52 , 5F001AE02 , 5F001AE03 , 5F001AE08 , 5F001AF06 , 5F001AF07 , 5F001AF10 , 5F001AG02 , 5F001AG07 , 5F001AG10 , 5F001AG21 , 5F083EP14 , 5F083EP15 , 5F083EP24 , 5F083EP30 , 5F083EP35 , 5F083EP42 , 5F083ER02 , 5F083ER09 , 5F083ER14 , 5F083ER18 , 5F083ER22 , 5F083GA01 , 5F083GA05 , 5F083GA09 , 5F083GA22 , 5F083KA01 , 5F083KA06 , 5F083KA12 , 5F083LA12 , 5F083LA16 , 5F083PR29

前のページに戻る