特許

J-GLOBAL ID：200903028697260703

半導体集積回路

発明者： 大森 荘平 ,  和田 真一郎 ,  内田 明久
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願平8-203456
公開番号（公開出願番号）：特開平10-050846
出願日： 1996年08月01日
公開日（公表日）： 1998年02月20日
要約：

【要約】【課題】 異種電源供給配線間ショートによる不良を自動的に救済する。【解決手段】 半導体集積回路は、半導体基板に複数個の論理ブロック(20〜22)が配置され、夫々の論理ブロックは内部回路に動作電源を供給する電源供給支線を有し、所定の複数個の論理ブロックを1単位(2)として各論理ブロックに動作電源を供給する電源供給幹線(3,4)が電源端子(Vdd,Vss)に接続されて成る。このとき、前記電源供給幹線と電源端子との間に第1のヒューズ(Fma〜Fmd)を設け、前記電源供給幹線と論理ブロックの電源供給支線との間に第2のヒューズ(Fsa,Fsb)を設け、第1及び第2のヒューズは夫々、許容電流量に対して過電流が流れることによって溶断される。

請求項（抜粋）：

半導体基板に複数個の論理ブロックが配置され、夫々の論理ブロックは内部回路に動作電源を供給する電源供給支線を有し、所定の複数個の論理ブロックを1単位として各論理ブロックに動作電源を供給する電源供給幹線が電源端子に接続されて成る半導体集積回路であって、前記電源供給幹線と電源端子との間に第1のヒューズを設け、前記電源供給幹線と論理ブロックの電源供給支線との間に第2のヒューズを設け、第1及び第2のヒューズはそれぞれ、許容電流量に対して過電流が流れることによって溶断されるものであることを特徴とする半導体集積回路。

IPC (3件)：

H01L 21/82 ,  H01L 27/04 ,  H01L 21/822

FI (4件)：

H01L 21/82 A ,  H01L 21/82 F ,  H01L 27/04 H ,  H01L 27/04 D