特許
J-GLOBAL ID：200903028716273412
差動増幅器及び差動増幅器を用いた電圧制御発振器
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-238628
公開番号（公開出願番号）：特開平11-088078
出願日： 1997年09月03日
公開日（公表日）： 1999年03月30日
要約：
【要約】【課題】差動増幅器を用いた電圧制御発振器の出力差動信号を非差動信号に変換する際のデューティ変動を抑制する。【解決手段】差動増幅器を構成する負荷MOSトランジスタのウェル電位を制御し、定電流源の電流値が少なく出力信号の低出力レベルが持ち上がる時には、ウェル電位を制御して負荷MOSトランジスタのしきい値電圧の絶対値を大きくすることにより高出力レベルを下げ、定電流源の電流値が大きく出力信号の低出力レベルが下がる時には、ウェル電位を制御して負荷MOSトランジスタのしきい値電圧の絶対値を小さくすることにより高出力レベルを上げて、出力信号レベルの中点(動作点)の変動を抑えることにより、電圧制御発振器の出力が接続される差動信号を非差動信号に変換する回路におけるデューティ変動を抑制することができる。
請求項（抜粋）：
それぞれのソース電極が共通接続された第1及び第2のNMOSトランジスタの共通接続点を制御電圧入力端子の電圧によって電流値が増減する定電流源に接続し、これら第1及び第2のNMOSトランジスタのドレイン電極をゲート電極とドレイン電極とが共通接続された第1及び第2のPMOSトランジスタの共通接続点にそれぞれ接続し、前記第1及び第2のPMOSトランジスタのソース電極を正電源にそれぞれ接続し、前記第1及び第2のPMOSトランジスタのウェル電極をウェル電圧入力端子にそれぞれ接続し、前記第1のNMOSトランジスタのゲート電極を正入力端子に接続し、前記第2のNMOSトランジスタのゲート電極を負入力端子に接続し、前記第1のNMOSトランジスタのドレイン電極を負出力端子に接続し、前記第2のNMOSトランジスタのドレイン電極を正出力端子に接続して、前記定電流源の電流値に応じて前記ウェル電圧入力端子の電圧を変化できるようにしたことを特徴とする差動増幅器。
IPC (4件)：
H03F 3/45
, H01L 21/8238
, H01L 27/092
, H03B 5/12
H03F 3/45 Z
, H03B 5/12 B
, H01L 27/08 321 L
