半導体記憶装置およびアドレス変化検出回路

発明者： , , , , ,
出願人/特許権者：
代理人 (1件)：深見久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-308866
公開番号（公開出願番号）：特開平9-147598
出願日： 1995年11月28日
公開日（公表日）： 1997年06月06日
要約：

【要約】【課題】高速でテストを正確に行なうことができかつ高速動作する信頼性の高い半導体記憶装置を提供する。【解決手段】複数のメモリセルアレイ(2a〜2d)それぞれに対応して設けられる内部読出データバス(RDA0〜RDA3)に対し、同時に選択される複数ビットのメモリセルに対応して設けられるリードドライバ(8)がワイヤードOR接続される。また、内部読出データバス(RDA0〜RDA3)に対しこれらの内部読出データバス線上の信号電位の論理の一致/不一致を検出するテストモード回路(10)が設けられる。テスト動作時にリードドライバをすべて活性状態として選択メモリセルデータを対応の内部読出データバス線上に読出す。

請求項（抜粋）：

各々が複数のメモリセルを有する複数のアレイグループに分割されるメモリセルアレイ、前記メモリセルアレイに対応してかつ前記アレイグループに共通に設けられる内部データバス、前記複数のアレイグループ各々に対応して配置されかつ前記内部データバスに共通に結合され、選択時対応のアレイグループの選択されたメモリセルのデータを前記内部データバスへ伝達する複数の読出手段、テストモード指示信号の活性化時、前記複数の読出手段をすべて選択状態とするテスト制御手段、および前記内部データバスに結合され、前記内部データバス上に前記複数の読出手段から読出されたデータの論理の一致/不一致を判別し、該判別結果を示す信号を出力する判別手段を備える、半導体記憶装置。

IPC (3件)：

G11C 29/00 303 , G11C 11/41 , G11C 11/401

FI (3件)：

G11C 29/00 303 B , G11C 11/34 L , G11C 11/34 371 A

前のページに戻る