特許
J-GLOBAL ID:200903028756945308

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 宮越 典明
公報種別:公開公報
出願番号(国際出願番号):特願平3-348306
公開番号(公開出願番号):特開平5-160272
出願日: 1991年12月04日
公開日(公表日): 1993年06月25日
要約:
【要約】【目的】 金属配線を絶縁膜の溝に埋め込んで半導体装置を形成する半導体装置の製造方法であって、安定した深さの溝を得る手段を提供すること。【構成】 素子の作り込まれた半導体基板(101)上にBPSG膜(106)、P-SiN(107)、P-SiO2(108)を順次成長させる(図1工程A)。次に、P-SiN(107)をエッチングストッパー、もしくは、終点検出に用いてP-SiO2(108)に配線パターンの溝(109)を掘る(図1工程B)。これにより、溝(109)の深さを一定にすることができる。そして、導通孔(110)を開孔した後(図1工程C)、従来法と同様、Al系合金を全面に被着し、レーザー照射により該Al系合金をリフローし、配線パターンの溝(109)及び導通孔(110)に埋め込む。【効果】 溝が浅すぎる場合の配線断面積減少に伴うエレクトロマイグレーションの問題及び溝が深すぎる場合の下層配線とのショートの問題を解消することができ、また、埋め込み形状の劣化を防ぐことができる等信頼性の高い半導体装置を実現することができる。
請求項(抜粋):
(1) 素子の作り込まれた半導体基板上に第1の絶縁膜を形成する工程、(2) その上に第1の絶縁膜と異なる材質の第2の絶縁膜を形成する工程、(3) その上に第2の絶縁膜と異なる材質の第3の絶縁膜を形成する工程、(4) 前記第2の絶縁膜をエッチングストッパー、もしくは、終点検出に用い、配線パターンの溝を前記第3の絶縁膜に形成する工程、(5) 第1、第2の絶縁膜に導通孔を開孔する工程、(6) 前記溝及び導通孔に導体を埋め込む工程、とを含むことを特徴とする半導体装置の製造方法。
IPC (3件):
H01L 21/90 ,  H01L 21/28 ,  H01L 21/28 301
引用特許:
審査官引用 (5件)
  • 特開平3-198327
  • 特開昭62-112353
  • 特開昭61-281539
全件表示

前のページに戻る