特許

J-GLOBAL ID：200903028784455405

半導体装置の製造方法

発明者： 前田 圭一
出願人/特許権者： ソニー株式会社
代理人 (1件)： 杉浦 正知
公報種別：公開公報
出願番号（国際出願番号）：特願平8-271787
公開番号（公開出願番号）：特開平10-098039
出願日： 1996年09月20日
公開日（公表日）： 1998年04月14日
要約：

【要約】【課題】 高圧リフロー法を用いて埋め込み配線を安定して形成することができる半導体装置の製造方法を提供する。【解決手段】 層間絶縁膜3に接続孔4および配線溝5を形成してデュアルダマシン構造を形成した後、全面にTiN/Ti膜6を成膜し、その上に埋め込み配線形成用の配線材料として上層Al合金層7を配線溝5の幅の3倍以上の膜厚に成膜し、配線溝5および接続孔4の部分にブリッジ形状を形成する。次に、不活性ガスを用いて高圧リフローを行い、配線溝5および接続孔4の内部にAl合金を充填する。この後、CMP法などにより層間絶縁膜3が露出するまで研磨を行い、配線溝5の内部に埋め込み配線を形成する。また、配線溝と埋め込み配線の末端のパッド形成用の孔との接続部分において配線材料によるブリッジ形状を安定して形成するためには、この接続部分またはその近傍にダミーパターンを形成し、あるいは、パッド形成用の孔の底部に複数の接続孔を形成する。

請求項（抜粋）：

高圧リフロー法を用いて埋め込み配線を形成するようにした半導体装置の製造方法において、上記埋め込み配線形成用の配線材料を配線幅の3倍以上の膜厚に成膜するようにしたことを特徴とする半導体装置の製造方法。