特許

J-GLOBAL ID：200903028790671233

半導体装置

発明者： 平 雅之 ,  助川 俊一 ,  別所 真次 ,  西村 美智夫 ,  内山 博之 ,  高橋 勉 ,  高橋 康 ,  荒井 公司
出願人/特許権者： 日本テキサス・インスツルメンツ株式会社 ,  株式会社日立製作所
代理人 (1件)： 佐々木 聖孝
公報種別：公開公報
出願番号（国際出願番号）：特願平9-100887
公開番号（公開出願番号）：特開平10-284494
出願日： 1997年04月03日
公開日（公表日）： 1998年10月23日
要約：

【要約】 (修正有)【課題】 半導体基板上で相隣接する領域間の段差を簡易かつ効果的に緩和し、信頼性の高い配線を形成できるようにする。【解決手段】 メモリセルアレイ部MAと周辺回路部PCとの境界部に沿って低位側の周辺回路部PC内に段差緩和用のポリシリコン膜FGをフィールド酸化膜12上に設け、境界部における両領域MA,PC(PCA )間の高低差を大幅に緩和し、これによってBPSG層38におけるグローバル段差も大幅に緩和または低減する。これにより、配線工程においては、該境界部付近のグローバル段差がなだらかで高低差が小さいため、フォトリソグラフィ時のフォトレジストの露光ないし加工を設計パターン通りに行え、BPSG層38上に形成される各配線間の短絡や断線を生じることはない。また、該段差緩和用のポリシリコン膜FGは接地電位に接続されているため、カップリング・ノイズを起こすおそれもない。

請求項（抜粋）：

半導体基板上で相隣接する第1および第2の領域の間に高低差があり、少なくとも両領域の境界部を含む面上に両領域にわたって絶縁膜が設けられる半導体装置において、前記半導体基板上の前記境界部付近で前記絶縁膜の段差を緩和するための部材が前記境界部に沿って設けられている半導体装置。

IPC (3件)：

H01L 21/3205 ,  H01L 27/108 ,  H01L 21/8242

FI (3件)：

H01L 21/88 S ,  H01L 27/10 621 C ,  H01L 27/10 681 F