位相検出回路

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-164257
公開番号（公開出願番号）：特開平9-017179
出願日： 1995年06月29日
公開日（公表日）： 1997年01月17日
要約：

【要約】【目的】DRAMのDLL回路における位相検出回路の制御信号出力の安定化を図るとともに、その消費電流を低減する。【構成】本実施例は、位相判定回路11と、ラッチ回路12と、レベルシフト回路13とを備えて構成されており、位相判定回路11とレベルシフト回路13との間に、DLL回路からの出力クロック103の“L”レベル・エッジにおいて、位相判定回路11より出力される信号104および105をラッチして、それぞれ信号106および107として出力するラッチ回路12が新たに付加されている。これにより、位相安定回路11より出力される信号104および105は、ラッチ回路12にラッチされて保持され、当該位相安定回路11の非動作時においても、レベルシフト回路13を介して、レベルの安定した制御信号108および109を出力することができる。

請求項（抜粋）：

Rambus DRAMに搭載される遅延位相同期回路(Delay Locked Loop)に含まれる1構成要素として、所定の入力クロックと当該遅延位相同期回路より出力される出力クロックとの位相差を検出する位相検出回路において、前記入力クロックおよび前記出力クロックと所定の基準電圧とを入力し、前記基準電圧レベルを参照して、当該入力クロックと出力クロックとの間の進相・遅相関係を判定し、所定の位相判定信号を出力する位相判定回路と、前記位相判定信号を入力して当該位相判定信号の入力レベルを保持し、前記位相判定回路の非動作時においても、安定したレベルの位相判定信号を出力するレベル保持手段と、前記レベル保持手段より出力される所定レベルの位相判定信号を入力し、当該位相判定信号のレベルを所定レベルに設定して、前記遅延位相同期回路における位相調整用の制御信号として出力するレベルシフト回路と、を備えることを特徴とする位相検出回路。

IPC (3件)：

G11C 11/407 , H03K 5/26 , H03L 7/085

FI (3件)：

G11C 11/34 354 C , H03K 5/26 P , H03L 7/08 A

前のページに戻る