特許

J-GLOBAL ID：200903028802853685

半導体薄膜の製造方法

発明者： 田村 誠男 ,  斉藤 徹 ,  ジョイス パーマー ,  淀 徳男
出願人/特許権者： 光技術研究開発株式会社
代理人 (1件)： 後藤 洋介 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-159011
公開番号（公開出願番号）：特開平6-005523
出願日： 1992年06月18日
公開日（公表日）： 1994年01月14日
要約：

【要約】【目的】 膜の表面に到達するスレディング転位の密度を104 /cm2 以下に抑制する。【構成】 (001)面で〈110〉方向に2°傾むいたSi基板5を適当に化学洗浄し、分子線結晶成長(MBE)装置内へ入れた後、約900°Cで15分間加熱し、基板表面の酸化膜を除去した。しかる後、AlAsのバッファ膜8を10原子層400°Cで成長した後、GaAs膜6を600°Cで約1μm/時の成長速度で、1μmの厚さ成長した。その後、Siの薄膜7を約1nmの厚さ250°Cで成長し、再びGaAs膜6を1μm成長した。この後、引続きSi薄層7を1nm、前述したのと同様に成長した後、GaAs膜6の成長を1μm行った。このように成長したヘテロエピタキシャル成長膜の試料をMBE室より取り出し、短時間熱処理装置室内に入れ、900°Cで10秒間の熱処理を行った。

請求項（抜粋）：

第1の格子定数および第1の剛性率をもつ単結晶薄膜を、前記第1の格子定数と異なる第2の格子定数および前記第1の剛性率と異なる第2の剛性率をもつ半導体ヘテロエピタキシャル成長膜の間に挟んだ状態で、前記半導体ヘテロエピタキシャル成長膜を所定の成長温度で成長する工程と、該半導体ヘテロエピタキシャル成長膜の成長中および成長後に、前記成長した半導体ヘテロエピタキシャル成長膜に前記成長温度よりも高い温度で熱処理を施す工程とを含む半導体薄膜の製造方法。

IPC (4件)：

H01L 21/205 ,  C30B 23/08 ,  C30B 29/40 502 ,  C30B 33/02