特許
J-GLOBAL ID：200903028824575018
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平4-134290
公開番号（公開出願番号）：特開平5-304253
出願日： 1992年04月27日
公開日（公表日）： 1993年11月16日
要約：
【要約】【目的】 半導体装置に形成されたキャパシタに、寄生容量が発生することを防止し、高精度で信頼性のある半導体装置およびその製造方法を提供すること。【構成】 半導体基板2の表面に形成された不純物拡散層10を下部電極とし、基板2に積層されたフィールド膜12のウィンド開口部50に対して、キャパシタ用絶縁膜14と上部電極30とが積層されたキャパイタを有する半導体装置において、パターニング膜18に対し、ウィンド開口部50より小さいコンタクトホール54を、キャパシタ絶縁膜14に臨むように形成した後で、上部電極30となる導電性膜としてのアルミニウム膜20を半導体基板2の表面に形成し、ウィンド開口部50の内側に位置するキャパシタ用絶縁膜14に設計寸法で上部電極30を形成する。
請求項（抜粋）：
不純物拡散層で構成される下部電極と、不純物拡散層の表面に積層されたフィールド絶縁膜と、フィールド絶縁膜に形成されたウィンド開口部を通して不純物拡散層の表面に積層されるキャパシタ用絶縁膜と、このキャパシタ用絶縁膜の表面に積層され、上記ウィンド開口部の内側に形成された上部電極とから成るキャパシタとを具備する半導体装置。
IPC (2件)：
前のページに戻る
