特許
J-GLOBAL ID：200903028864854521
リセット回路
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
岡田 守弘
公報種別：公開公報
出願番号（国際出願番号）：特願平8-124176
公開番号（公開出願番号）：特開平9-307416
出願日： 1996年05月20日
公開日（公表日）： 1997年11月28日
要約：
【要約】【課題】 本発明は、複数のリセット信号を発生するリセット回路に関し、コンデンサC、抵抗R、ダイオードD、およびゲートICを用いて時間差を持ってシーケンシャルにリセットあるいはリセット解除する回路を簡単な構成かつ低コストで実現することを目的とする。【解決手段】 電源電圧VDDに抵抗R1および抵抗R2を介してコンデンサCを充放電する充放電回路と、抵抗R1と抵抗R2の接続点の電圧を入力および第1のリセット信号を出力すると共に上記電源電圧VDDで動作する第1のゲートと、抵抗R2とコンデンサCの接続点の電圧を入力および第2のリセット信号を出力すると共に電源電圧VDDで動作する第2のゲートとを備えるリセット回路である。
請求項（抜粋）：
複数のリセット信号を発生するリセット回路において、電源電圧VDDから抵抗R1および抵抗R2を介してコンデンサCを充放電する充放電回路と、上記抵抗R1と上記抵抗R2の接続点の電圧を入力および第1のリセット信号を出力すると共に上記電源電圧VDDで動作する第1のゲートと、上記抵抗R2と上記コンデンサCの接続点の電圧を入力および第2のリセット信号を出力すると共に上記電源電圧VDDで動作する第2のゲートとを備えたことを特徴とするリセット回路。
IPC (2件)：
FI (2件)：
H03K 17/22 C
, G06F 1/00 351
