特許
J-GLOBAL ID：200903028878041728
ノイズシェーピング型再量子化器
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-242775
公開番号（公開出願番号）：特開平8-107362
出願日： 1994年10月06日
公開日（公表日）： 1996年04月23日
要約：
【要約】【目的】 (N-1)次MASH型再量子化器(N≧3)を用い、N次ノイズシェーピング特性を実現することで、回路規模の削減を図ることを目的とする。【構成】 入力信号は第1の加算器により、1サンプリング時間前の第1の再量子化誤差(-Vq1・Z-1)と加算され、第1の再量子化器により再量子化され、信号Y1として出力されると共に、積分器に第1の再量子化誤差(-Vq1)が入力され、積分器出力信号Sinを得、第2の再量子化器により再量子化され、4次微分特性と逆相の第1の再量子化誤差(Vq1)の1次微分特性を含む第2の微分器出力Y2を得る。Y1とY2は第6の加算器で加算され、第1の再量子化誤差(Vq1)の1次微分特性は打ち消され、出力Yは第2の再量子化誤差の4次微分特性と入力信号を有する。このことにより従来の(N-1)次MASH型再量子化器を用いて、回路規模の小さいN次のノイズシェーピング型再量子化器が実現できる。
請求項（抜粋）：
複数ビットのディジタル入力信号に対してn次ΔΣ変調(n≧1)を行う第1のΔΣ(デルタ・シグマ)変調器と、前記第1のΔΣ変調器の再量子化誤差を入力とし積分処理を行う積分器と、前記積分器の出力に対しm次ΔΣ変調(m≧1)を行う第2のΔΣ変調器と、前記第2のΔΣ変調器の出力に対し(n+1)回の微分処理を行う微分器と、前記第1のΔΣ変調器の出力と前記微分器の出力に対し加算処理を行う加算器を備えたことを特徴とするノイズシェーピング型再量子化器。
IPC (3件)：
H03M 7/36
, H03M 3/02
, H03M 1/08
