特許

J-GLOBAL ID：200903028900271180

入力回路

発明者： 奥村 孝一郎
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-323594
公開番号（公開出願番号）：特開平7-183787
出願日： 1993年12月22日
公開日（公表日）： 1995年07月21日
要約：

【要約】【目的】入力端子INからの信号のハイレベルが電源電圧より低い場合にも消費電力が小さく、動作が安定でかつ製造工程が簡略な入力回路を提供する。【構成】入力端子INにドレイン電極が接続されたNMOSTQNE のゲート電極に出力端子OUTから帰還用インバータ回路2を介して、ハイレベルが電源電圧レベルVDHでロウレベルが電源電圧VDHと接地電位の中間のレベル(=VL )で、入力端子INへの信号と逆相となる信号を加える。入力端子INの信号がハイレベルの時は、A点の電位を電源電圧VDHまで速やかに上昇させる。従って、PMOSTQP2 とNMOSTQN2 を貫通して流れる電流が遮断される。入力端子INの信号がロウレベルになる時には、C点の電位が中間レベルVL にあるのでNMOSTQN4 は速やかにオンしてA点にロウレベルを伝える。

請求項（抜粋）：

縦続に接続された2段のCMOSインバータ回路に対して、初段のCMOSインバータ回路の入力点と電源電圧供給端子との間に電流経路をなすようにpチャネルMOSFETを設け、入力端子と前記初段のCMOSインバータ回路の入力点との間に電流経路をなすようにnチャネルMOSFETを設け、これらpチャネルMOSFET及びnチャネルMOSFETの導通を前記初段のCMOSインバータ回路の出力信号と同相の信号によって制御することにより、前記入力端子にハイレベルの入力信号が与えられたとき、前記nチャネルMOSFETによって前記入力端子と前記初段のCMOSインバータ回路の入力点との間の電流経路を遮断すると共に前記pチャネルMOSFETによって前記初段のCMOSインバータ回路の入力点電位を電源電位に引き上げるように構成した入力回路において、前記nチャネルMOSFETをエンハスメント型のMOSFETで構成すると共に、後段のCMOSインバータ回路の出力信号からその信号と逆相でロウレベル電位が前記電源電位と接地電位との間にある信号を生成する帰還用インバータ回路を設け、前記nチャネルMOSFETの導通を前記帰還用インバータ回路の出力信号で制御するように構成したことを特徴とする入力回路。