特許
J-GLOBAL ID:200903028913298664
半導体集積回路および画像形成装置
発明者:
,
出願人/特許権者:
代理人 (1件):
荒船 博司
公報種別:公開公報
出願番号(国際出願番号):特願2001-246156
公開番号(公開出願番号):特開2003-057306
出願日: 2001年08月14日
公開日(公表日): 2003年02月26日
要約:
【要約】【課題】 バウンダリスキャンテスト回路とノイズ監視用回路とを効率的に配置することで、回路規模の増大とコストアップを抑えつつ、バウンダリスキャンテストとノイズ監視を行うことが可能な半導体集積回路を実現する。【解決手段】 バウンダリスキャン回路を構成するバウンダリスキャンレジスタ110を利用してノイズ検出を行い、その検出結果信号をシリアルデータとしてTDO110から出力してCPUに転送し、またCPUの存在しない基板のIC1に関しては、バウンダリスキャンテスト用配線を利用してノイズ検出結果信号をCPUに転送し、CPUはノイズ発生箇所を判定する。これにより、ノイズ監視用回路の追加によるICの回路面積の増加を最小限に抑え、画像形成装置の回路部品を増加させることなくノイズ検出を行うことができる。
請求項(抜粋):
複数のバウンダリスキャンレジスタセルと、TAPコントローラとを有するバウンダリスキャンテスト回路を内蔵するとともに、バウンダリスキャンテスト用のシフト入力端子およびシフト出力端子を備えた半導体集積回路において、前記各バウンダリスキャンレジスタセル内の記憶手段へ供給するクロックとして、前記TAPコントローラからの信号と、内部回路の基準クロックより高周波なクロックであるサンプリングクロックとを切り替える切替部と、前記記憶手段の出力信号に基づいてノイズ混入を検出する、前記バウンダリスキャンレジスタセルそれぞれに対応するノイズ検出部複数と、を備え、前記ノイズ検出部のノイズ検出結果を前記シフト出力端子から出力することを特徴とする半導体集積回路。
IPC (3件):
G01R 31/28
, H01L 21/822
, H01L 27/04
FI (3件):
G01R 31/28 G
, G01R 31/28 V
, H01L 27/04 T
Fターム (20件):
2G132AA20
, 2G132AC15
, 2G132AG08
, 2G132AH03
, 2G132AK07
, 2G132AK09
, 2G132AK13
, 2G132AK22
, 2G132AK23
, 2G132AK27
, 2G132AL09
, 2G132AL11
, 2G132AL12
, 5F038CD08
, 5F038DF04
, 5F038DT04
, 5F038DT05
, 5F038DT06
, 5F038DT15
, 5F038EZ20
前のページに戻る