特許
J-GLOBAL ID：200903028917682310
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
後藤 洋介 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-043326
公開番号（公開出願番号）：特開平5-243566
出願日： 1992年02月28日
公開日（公表日）： 1993年09月21日
要約：
【要約】【構成】P型シリコン基板1上にフィールド酸化膜2およびゲート酸化膜3を形成した後、高濃度N型多結晶シリコン層4を形成する。次に、CVD法により多結晶シリコン層5を形成する。N型多結晶シリコン層4と多結晶シリコン層5とをエッチングして二重構造のゲート電極を形成する。その後、フィールド酸化膜2およびゲート電極(4,5)をマスクに燐をイオン注入し低濃度N型不純物層6,6’を形成する。さらに、サイドウォール7,7’を形成する。次に、スパッタ法によりチタン層8を被覆する。【効果】下層に高濃度N型多結晶シリコン層を、上層に不純物の導入されていない多結晶シリコン層5をそれぞれ有する二層構造のゲート電極を形成するので、その後の高融点金属とのシリサイド化反応が十分に進み、低抵抗のゲート電極が形成できる。
請求項（抜粋）：
第一の導電型半導体基板上に形成するMOS型電界効果トランジスタの製造方法において、前記半導体基板の上にゲート酸化膜を形成した後、第一の多結晶シリコン層を形成し、前記多結晶シリコン層に燐を拡散せしめた後、第二の多結晶シリコン層を形成する工程と、前記第一および第二の多結晶シリコン層を所定のパターンにエッチングし、ゲート電極を形成する工程と、前記ゲート電極をマスクにしたイオン注入により前記第一の導電型半導体基板上に低濃度不純物領域を形成した後、絶縁膜を全面にわたって形成し、異方性エッチングにより前記ゲート電極の側壁にのみ前記絶縁膜を残す工程と、高融点金属層を全面にわたって被覆した後、窒素雰囲気中でアニールし、前記第二の多結晶シリコンおよび前記第二の低濃度不純物領域の一部を高融点金属の珪化物にする工程と、前記未反応の高融点金属層を除去し、前記ゲート電極および前記ゲート電極側壁に残した絶縁膜をマスクにしたイオン注入により、前記第一の導電型半導体基板上に第二の導電型の高濃度不純物領域を形成する工程とを含むことを特徴とする半導体装置の製造方法。
FI (2件)：
H01L 29/78 301 G
, H01L 29/78 301 S
