特許

J-GLOBAL ID：200903028935499205

電界効果トランジスタ

発明者： 小西 守一
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平9-086639
公開番号（公開出願番号）：特開平10-125815
出願日： 1997年04月04日
公開日（公表日）： 1998年05月15日
要約：

【要約】【課題】 本発明は、ゲート絶縁膜又はトンネル酸化膜中に生成されるトラップに起因するデバイス特性の劣化を防止し、トランジスタ動作の信頼性を向上させることができる電界効果トランジスタを提供することを目的とする。【解決手段】 例えばp型シリコン基板10上に形成されたフィールド酸化膜12によって周囲を囲まれた素子領域表面には、n+ 型ソース領域14及びn+ 型ドレイン領域16が相対して形成され、これらn+ 型ソース領域14とn+ 型ドレイン領域16とに挟まれたチャネル領域18上方には、例えばポリシリコンからなるゲート電極20が形成され、このゲート電極20とチャネル領域18との間には、10nmの間隔の減圧状態の空隙22が設けられている。即ち、チャネル領域18を挟むフィールド酸化膜12間にゲート電極20が橋架され、このゲート電極20がチャネル領域18上方を通る構造となっている。

請求項（抜粋）：

半導体基板と、前記半導体基板表面に設けられたチャネル領域と、前記チャネル領域上方に形成されたゲート電極と、を有し、前記チャネル領域と前記ゲート電極との間に、所定の間隔の空隙が設けられていることを特徴とする電界効果トランジスタ。

IPC (4件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 29/78

FI (2件)：

H01L 29/78 371 ,  H01L 29/78 301 G