特許

J-GLOBAL ID：200903028948458141

ゲートアレイ構造の半導体集積回路

発明者： 釆女 豊 ,  長澤 秀昭
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 宮田 金雄 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-387222
公開番号（公開出願番号）：特開2003-188361
出願日： 2001年12月20日
公開日（公表日）： 2003年07月04日
要約：

【要約】【課題】 ゲートアレイ構造の半導体集積回路において、微細加工技術の進展によりゲート長が短くなる傾向があり、それに伴うリーク電流の増加を抑える。【解決手段】 セル内部においては、セル内ゲート出力部とセル内電源配線部、または、、セル内ゲート出力部とセル内接地配線部との間に複数の分離トランジスタを直列に配置した。また、セル間においては、セル外ゲート出力部とセル外電源配線部、または、セル外ゲート出力部とセル外接地配線部との間に複数の分離トランジスタを直列に配置した。

請求項（抜粋）：

セル内ゲート出力部とセル内電源配線部との間に複数の分離トランジスタを直列に配置したことを特徴とするゲートアレイ構造の半導体集積回路。

IPC (4件)：

H01L 27/118 ,  H01L 21/822 ,  H01L 27/04 ,  H03K 19/177

FI (3件)：

H03K 19/177 ,  H01L 21/82 M ,  H01L 27/04 A

Fターム (19件)：

5F038CA04 ,  5F038CA09 ,  5F038CD02 ,  5F038EZ08 ,  5F038EZ20 ,  5F064AA03 ,  5F064BB03 ,  5F064BB05 ,  5F064BB06 ,  5F064BB07 ,  5F064CC12 ,  5F064DD05 ,  5F064DD26 ,  5F064DD34 ,  5F064EE52 ,  5J042BA03 ,  5J042CA07 ,  5J042DA02 ,  5J042DA06