セル状トレンチゲート電界効果トランジスタ

発明者： ,
出願人/特許権者：
代理人 (1件)：吉武賢次 (外4名)
公報種別：公表公報
出願番号（国際出願番号）：特願2001-512640
公開番号（公開出願番号）：特表2003-505886
出願日： 2000年07月17日
公開日（公表日）： 2003年02月12日
要約：

【要約】セル状トレンチゲート電界効果トランジスタは周囲トレンチ(18)において誘電体(28)上の電界板(38)を具備している。誘電体(28)はアレイトレンチ(11)におけるゲート誘電体層(21)よりも厚い誘電体層を形成する。電界板(38)は前記トランジスタのソース(3)またはトレンチゲート(31)に接続され、トレンチ(18)の内壁(18a)上に存在しているので、いかなる外壁(18b)にも作用することなく本体周囲(15)の方へ外側にというよりもむしろセル状アレイの方へ内側に作用する。アレイおよび周囲トレンチ(11、18)は充分に狭い間隔で設けられ、ドレイン・ドリフト領域(4)の中間領域(4a、4b)は充分に低くドープされ、前記トランジスタのブロッキング状態でドレイン・ドリフト領域(4)に形成されている空乏層(40)は破壊電圧よりも低い電圧で隣接しているトレンチ間のこれらの中間領域の全体を空乏化させる。この配置は、空乏層(40)において高い電界点、特にセル状アレイの周囲で生じうる早期破壊の危険性を低減させる。

請求項（抜粋）：

トランジスタセルのアレイを有する半導体本体と、ここで前記セルが前記アレイ内においておよび前記アレイの周囲において誘電体で裏打ちされているトレンチのパターンによって区画形成され、前記アレイトレンチが本体の表面から第1導電型の本体領域を経て反対側の第2導電型の下側ドレイン・ドリフト領域内に延び、前記周囲トレンチが前記アレイのドレイン・ドリフト領域のまわりに内壁を有し、前記アレイトレンチにおける誘電体が前記本体領域に隣接しているゲート誘電体層を形成し、前記トランジスタの導電状態において前記本体の表面でのソース領域から前記ドレイン・ドリフト領域への導電チャネルにおける電流の流れを制御するための前記アレイトレンチにおけるトレンチゲートを形成する前記ゲート誘電体層上のゲート電極と、前記周囲トレンチにおける誘電体上の電界板と、を具備するセル状トレンチゲート電界効果トランジスタであって、空乏層が前記アレイのドレイン・ドリフト領域において前記トランジスタのブロッキング状態で前記本体領域とのp-n接合、前記トレンチゲートおよび前記電界板から形成されており、前記周囲トレンチにおける誘電体が前記ゲート誘電体層よりも厚い誘電体層を形成し、前記電界板が前記トランジスタのソースおよびトレンチゲートの1つに接続され且ついかなる外壁にも作用することなく前記周囲トレンチの内壁上の前記厚い誘電体層上に存在し、前記アレイおよび周囲トレンチが充分狭い間隔で設けられ前記ドレイン・ドリフト領域の中間領域が充分低くドープされて前記トランジスタのブロッキング状態で前記ドレイン・ドリフト領域に形成されている空乏層が破壊電圧よりも低い電圧で前記トレンチ間の前記ドレイン・ドリフト領域の前記中間領域の全体を空乏化させることを特徴とする、セル状トレンチゲート電界効果トランジスタ。

IPC (3件)：

H01L 29/78 652 , H01L 29/78 , H01L 29/78 653

FI (5件)：

H01L 29/78 652 P , H01L 29/78 652 B , H01L 29/78 652 H , H01L 29/78 652 N , H01L 29/78 653 A

前のページに戻る