特許
J-GLOBAL ID：200903028970041033
半導体装置及び半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-167870
公開番号（公開出願番号）：特開平6-013561
出願日： 1992年06月25日
公開日（公表日）： 1994年01月21日
要約：
【要約】【構成】ラッチアップを防止したLSIの構造及び製造方法。ソースおよびドレインのバンドギャップを狭くすることで寄生バイポーラトランジスタの利得を下げ、ラッチアップを引き起こす閾値電流を高くする事によりラッチアップを防止する。バンドギャップを小さくするためにSi-Ge混晶をソース及びドレインに採用した。なおGeはイオン打ち込み法により導入し、Si-Ge混晶とする。【効果】従来プロセスを殆ど変えることなくラッチアップ耐量を上げることができる。そのため、高集積化する事ができる。
請求項（抜粋）：
複数の電界効果トランジスタを半導体基板上に集積した半導体装置において、前記電界効果トランジスタのソースまたはドレインに、チャネル部のバンドギャップよりもバンドギャップが小さい半導体材料を用いたことを特徴とする半導体装置。
IPC (4件)：
H01L 27/08 331
, H01L 21/205
, H01L 21/265
, H01L 21/316
