特許
J-GLOBAL ID:200903028999359814
半導体製造装置
発明者:
,
出願人/特許権者:
代理人 (1件):
梶原 辰也
公報種別:公開公報
出願番号(国際出願番号):特願2002-179611
公開番号(公開出願番号):特開2004-023032
出願日: 2002年06月20日
公開日(公表日): 2004年01月22日
要約:
【課題】占有床面積を抑制しつつ高清浄処理可能な半導体製造装置の提供。【解決手段】ウエハWを処理する処理室14と、処理室14に隣接して設けられたロードロック方式の待機室4と、待機室4の上に隣接して設けられたロードロック方式のバッファ室33とを備え、待機室4とバッファ室33との隔壁にはウエハW群を一時的に保持する仮置き台43が昇降する仮置き台昇降口35が開設され、仮置き台43を昇降させる仮置き台エレベータ39は仮置き台昇降口35を開閉するシールフランジ42をも昇降させるように構成されている。【効果】仮置き台のバッファ室上昇時に昇降口をシールフランジで閉じて待機室の気密を維持し仮置き台の待機室下降時にシールフランジは昇降口を開くが、バッファ室のロードロック維持で待機室の気密を維持し、ウエハの自然酸化膜形成を防止する。バッファ室の待機室上への配置で占有床面積を抑制する。【選択図】 図2
請求項(抜粋):
基板を処理する処理室と、この処理室に隣接して設けられたロードロック方式の待機室と、この待機室の上に隣接して設けられたロードロック方式のバッファ室とを備えており、前記待機室と前記バッファ室との隔壁には前記基板を一時的に保持する仮置き台が昇降する仮置き台昇降口が開設されており、前記仮置き台を昇降させる仮置き台エレベータは前記仮置き台昇降口を開閉するシールフランジをも昇降させるように構成されていることを特徴とする半導体製造装置。
IPC (3件):
H01L21/68
, H01L21/205
, H01L21/22
FI (3件):
H01L21/68 A
, H01L21/205
, H01L21/22 511J
Fターム (25件):
5F031CA02
, 5F031DA08
, 5F031DA17
, 5F031FA01
, 5F031FA03
, 5F031FA11
, 5F031FA12
, 5F031FA15
, 5F031GA43
, 5F031GA48
, 5F031GA49
, 5F031HA67
, 5F031LA12
, 5F031MA28
, 5F031NA02
, 5F031NA09
, 5F031NA18
, 5F031PA09
, 5F031PA30
, 5F045BB08
, 5F045BB14
, 5F045DP19
, 5F045DQ05
, 5F045EB08
, 5F045EB10
前のページに戻る