半導体装置の製造方法

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：野河信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願平5-022592
公開番号（公開出願番号）：特開平6-112419
出願日： 1993年02月10日
公開日（公表日）： 1994年04月22日
要約：

【要約】 (修正有)【目的】金属配線までに合計7枚のマスク工程で作製でき、工程が簡単でマスク作製工程が少く低コスト化、短納期化することのできる半導体装置の製造方法を提供する。【構成】半導体基板1に、少くとも第1酸化阻止層6、半導体層7、第2酸化阻止層8及びレジスト膜10を順に積層し、第1導電型チャネルMOSTr(トランジスタ)形成領域のレジスト膜と第2酸化阻止層8とを所望の形状に順にエッチングし、残りのレジスト膜をマスクにして、露出した半導体基板中に第2導電型の不純物を注入し、第1導電型チャネルMOSTr形成領域を酸化半導体層に変換して第2導電型ウェルを形成し、残りの第2酸化阻止層とその下の半導体層を除去し、酸化半導体層をマスクにして第2導電型チャネルMOSTr形成領域の半導体基板中に第1導電型の不純物を注入して第1導電型ウェルを形成し、各ウェル中と上方に、第2及び第1導電型チャネルMOSTrを形成する。

請求項（抜粋）：

a)素子分離領域の酸化層と活性領域の酸化膜とが形成された半導体基板に、少くとも第1酸化阻止層、半導体層、第2酸化阻止層及びレジスト膜を順に積層し、b)第1導電型チャネルMOSトランジスタ形成領域の前記レジスト膜と前記第2酸化阻止層とを素子分離領域の上方にそれらの端部が存在するように順にエッチングし、残りのレジスト膜をマスクにして、少なくともエッチングによって露出した半導体層、第1酸化阻止層及び酸化膜又は素子分離領域を通して下方の半導体基板中に第2導電型の不純物を注入し、c)残りのレジスト層を除去した後、前記半導体基板を酸化性物質の存在下で加熱することによって、第1導電型チャネルMOSトランジスタ形成領域に、露出した半導体層の上部又は全部を酸化半導体層に変換すると共に、注入された不純物を拡散させて第2導電型ウェルを形成し、d)残りの第2酸化阻止層とその下の半導体層を除去した後、前記酸化半導体層をマスクにして第2導電型チャネルMOSトランジスタ形成領域の半導体基板中に第1導電型の不純物を注入して第1導電型ウェルを形成し、e)第1及び第2導電型ウェルそれぞれの中と上方に、第2及び第1導電型チャネルMOSトランジスタを形成することを特徴とする半導体装置の製造方法。

引用特許：

審査官引用 (4件)

特開平2-189965
特開昭61-169565
特開昭63-305546

全件表示

前のページに戻る