特許

J-GLOBAL ID：200903029053552165

半導体記憶装置

発明者： 星野 千明 ,  新井 範久
出願人/特許権者： 株式会社東芝 ,  東芝マイクロエレクトロニクス株式会社
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-322430
公開番号（公開出願番号）：特開平7-182875
出願日： 1993年12月21日
公開日（公表日）： 1995年07月21日
要約：

【要約】【目的】この発明の目的は、ワード線の奇数行、偶数行によってリファレンス電位に差が生じることがなく、ビット線の電位を正確に検出することが可能な半導体記憶装置を提供することである。【構成】奇数行のワード線WL1 、WL3 ...に接続されたメモリセルMCと、偶数行のワード線WL2 ...に接続されたメモリセルMCは特性が相違している。ダミーセルDMC1は奇数行のワード線WL1 、WL3 ...に接続されたメモリセルMCと同一特性であり、ダミーセルDMC2は偶数行のワード線WL2 ...に接続されたメモリセルMCと同一特性である。ダミーセルDMC1は奇数行のワード線とともに選択され、ダミーセルDMC2は、偶数行のワード線とともに選択される。したがって、選択されたメモリセルに対応して適正なリファレンス電位を供給できる。

請求項（抜粋）：

マトリクス状に配置されたメモリセルと、これらメモリセルのうち奇数行に配置されたメモリセルのゲートを接続する複数の第1のワード線と、前記メモリセルのうち偶数行に配置されたメモリセルのゲートを接続する複数の第2のワード線と、前記メモリセルの電流通路の一端がそれぞれ接続された複数のビット線と、前記第1のワード線に接続されたメモリセルと同一特性を有し、第1のワード線とともに選択され、第1のリファレンス電位を発生する第1のダミーセルと、前記第2のワード線に接続されたメモリセルと同一特性を有し、第2のワード線とともに選択され、第2のリファレンス電位を発生する第2のダミーセルと、一方入力端に選択された前記ビット線が接続され、他方入力端に前記第1、第2のダミーセルが接続され、第1または第2のダミーセルによって発生された第1または第2のリファレンス電位によりビット線の電位を検出する検出手段とを具備することを特徴とする半導体記憶装置。