特許

J-GLOBAL ID：200903029083688690

DRAM及びコントローラ

発明者： 石橋 省三
出願人/特許権者： 株式会社リコー
代理人 (1件)： 酒井 宏明
公報種別：公開公報
出願番号（国際出願番号）：特願平4-283898
公開番号（公開出願番号）：特開平6-111010
出願日： 1992年09月29日
公開日（公表日）： 1994年04月22日
要約：

【要約】【目的】 単一のDRAMに対して複数の使用方法を可能として拡張性を高め,且つ,高速アクセスを行なう。また,簡単な構成,且つ,短い処理時間でYMCのデータとRGBのデータとの白データの論理が逆であることに対応する。【構成】 データバス105を介して転送されたデータを記憶するためのメモリ部101と,バス幅を指定するモード信号(MODE0信号)に基づいて,データバス105の幅を選択するマルチプレクサ(MPX)102と,データの反転を指定するモード信号(MODE1信号)に基づいて,書き込みデータ或いは/及び読み出しデータを反転する反転回路103と,MODE1信号に基づいて,反転時に非反転データの通過を停止し,非反転時にデータを通過させる非反転回路104とから構成される。

請求項（抜粋）：

バス幅を指定するモード信号に基づいて,データバスの幅を選択するバス幅選択手段を備えたことを特徴とするDRAM。

IPC (2件)：

G06F 15/64 450 ,  H04N 1/21

引用特許：

審査官引用 (3件)

• 特開昭63-068981
  
• 特開昭63-052247
  
• 特開昭60-142449